Sie sind auf Seite 1von 41

0 Inhalt

2/41

Inhalt
Inhalt .......................................................................................................................2 1 Einleitung .........................................................................................................3 2 Vorberlegungen fr das Schaltungskonzept ..................................................4 2.1 Das Rauschen ..........................................................................................4 2.2 Theorie des konventionellen rckgekoppelten Verstrkers.......................6 2.3 Stabilitt ....................................................................................................7 2.4 Grundstzliche Architektur von Leistungsverstrkern ...............................8 2.5 Die Verstrkerklassen...............................................................................9 2.6 Auswahl der Leistungstransistoren .........................................................11 2.7 Voltage Feedback vs. Current Feedback................................................14 2.8 Die Ausgangsstufe..................................................................................18 3 Schaltungsdimensionierung und Simulation ..................................................19 3.1 Auswahl der Komponenten.....................................................................19 3.2 Schaltplan PSpice Simulation .................................................................21 3.3 Symmetrisches Design ...........................................................................22 3.4 DC Offset Korrektur ................................................................................23 3.5 Der Current Feedback Verstrker ...........................................................23 3.6 Stromquellen fr den CFB Verstrker .....................................................24 3.7 Kaskodeschaltung zur Eliminierung des Miller-Effekts............................24 3.8 Ruhestromstabilisierung .........................................................................24 3.9 Transistor Sttigung................................................................................25 3.10 Simulation ...............................................................................................25 3.11 Stabilittsuntersuchung mit PSpice.........................................................27 4 PCB-Design ...................................................................................................30 4.1 Schaltplan ...............................................................................................30 4.2 Die Platine ..............................................................................................32 4.3 CLC Siebung ..........................................................................................36 5 Die Messung ..................................................................................................37 5.1 Bewertung...............................................................................................39 6 Abbildungsverzeichnis ...................................................................................40 7 Literaturverzeichnis ........................................................................................41

1 Einleitung

3/41

1 Einleitung
Bei Hrversuchen werden oft Signale nahe der Hrschwelle prsentiert und sollen dann beurteilt werden. Leider ergibt sich bei der Verwendung herkmmlicher Leistungsverstrker das Problem, dass das Signal-Rausch-Verhltnis nicht ausreicht. Daraus ergibt sich die Motivation, einen Verstrker zu entwickeln, der dieser sehr hohen Anforderung auch in Verbindung mit wirkungsgradstarken Lautsprechern gengt. In der einschlgigen Literatur findet man sehr viele verschiedene Konzepte, die sich auch modular zusammensetzen lassen. Leider gewinnt man vor Aufbau der Schaltung keinen Aufschluss ber das Rauschverhalten und damit ber die Tauglichkeit fr die angestrebte Anwendung. Mithilfe von PSpice wurde versucht, sowohl die grundstzliche Funktion als auch die Qualitt des Leistungsverstrkers im vorhinein abzuschtzen. Mit dem anschlieenden Aufbau der realen Schaltung konnte dann die simulierte Performance verifiziert werden.

2 Vorberlegungen fr das Schaltungskonzept

4/41

2 Vorberlegungen fr das Schaltungskonzept


Bevor die Schaltung dimensioniert und simuliert werden kann, mssen erst einige Eckdaten festgelegt und grundstzliche Mechanismen erlutert werden, die fr das Rauschen und die Verzerrung des Verstrkers ausschlaggebend sind. Um mit kommerziellen Vorverstrkern kombiniert werden zu knnen, soll ein Eingangssignal von 0 dBU zur Vollaussteuerung fhren. Daher wurde ein Verstrkungsfaktor von 21 gewhlt, der 26 dB entspricht. Der Verstrker wird fr die Hrversuche vornehmlich an der digitalen Frequenzweiche HUGO betrieben werden, die schon bei guten Rauschwerten eine Ausgangsspannung von +20 dBU erreicht. Deshalb ist auch die geringere Spannungsverstrkung von +6 dB vorzusehen, bei der kein Abschwcher zum Einsatz kommt. Der vorgesehene symmetrische Eingang verbessert den Strabstand des Signals bei der bertragung vom Vorverstrker bis zur Endstufe, und die vollsymmetrische Auslegung wird Brummprobleme durch Erdschleifen reduzieren. Als Betriebsspannung werden 84VPP gewhlt, um eine ausreichende Leistungsreserve von 150W RMS an 4 Ohm zu erreichen.
Tabelle 1: Angestrebte Eckdaten

Dynamikumfang: THD+N Verstrkung Leistung Wirkungsgrad

>120dB <0.01% 26 dB / 6 dB rund 150W Irrelevant

2.1 Das Rauschen


Es gilt es zu ermitteln, woher das Rauschen eines Verstrkers stammt, und um welche Arten von Rauschen es sich handelt, damit es mglich ist dieses zu reduzieren. Der vollkommen stochastischen Rauschprozess kann aus dem Signalanteil nicht wieder herausgefiltert werden. Daher kann sein Anteil bei Verarbeitung des Signal, hier die Spannungs- und Stromverstrkung, nur noch zunehmen. Ein Ma fr das Rauschen bildet das Signal-Rausch-Verhltnis (SNR = Signal to Noise Ratio), zu dessen Bestimmung man das verrauschte Signal und das Rauschen allein misst und ins Verhltnis setzt. Nach ihren Eigenschaften unterscheidet man 3 Rauscharten [Cuno 1997]:

2 Vorberlegungen fr das Schaltungskonzept

5/41

2.1.1 Funkelrauschen: Die spektrale Dichte verluft proportional zu 1/f und wird oberhalb von 100 Hz vom weien Rauschen berdeckt. Es tritt in allen aktiven elektronischen Bauteilen auf. 2.1.2 Storauschen: Hierbei handelt es

sich

um

kleine

ruckartige

Verlagerungen

des

Gleichspannungspegels. Die Entstehung wird bei Kristallfehlern in aktiven Bauelementen vermutet, da das Storauschen bei Halbleitern, die mit groer Sorgfalt hergestellt worden sind, nicht auftritt. 2.1.3 Schrotrauschen: Dieses Rauschen mit weiem Verlauf entsteht durch die Bewegung der Ladungstrger durch den Leiter. Das weie Rauschen ist frequenzunabhngig und tritt im Bereich von 0 bis ca 100 THz auf. Es wird als wei bezeichnet, da es wie das weie Licht ber ein Spektrum konstanter Leistungsdichte verfgt. Rauschen entsteht in jedem Fall in elektrischen Bauelementen, allein durch die Brownsche Molekularbewegung. 2.1.4 Konsequenz fr die Schaltung Da das Rauschen des ohmsche

Widerstands

selbst

schon

von

der

Gre Pr = 4 k T B ist (ein 10k Widerstand hat die Rauschspannungsdichte von 13nV / Hz ), muss auf niederohmige Lngswiderstnde geachtet, und eine Auswahl von rauscharmen Halbleitern vorgenommen werden, die das Schrotsowie Storauschen klein halten.

2 Vorberlegungen fr das Schaltungskonzept

6/41

2.2 Theorie des konventionellen rckgekoppelten Verstrkers


Ein konventioneller Audio Verstrker besteht wegen der nicht hinreichenden Linearitt des Vorwrtszweiges nahezu immer auch aus einem Subtrahier und einem Rckkopplungsnetzwerk (Negative Feedback Loop, NFL).

Abbildung 1: Blockschaltbild eine rckgekoppelten Verstrkers

Abbildung 1 zeigt den Vorwrtszweig mit der Leerlaufverstrkung a. Das Rckkopplungsnetzwerk fhrt das mit dem Rckkopplungsfaktor b abgeschwchte Signal an den Subtrahierer zurck. Die Gesamtverstrkung A des geschlossenen Kreises berechnet sich nun zu: A = U aus a = , wobei a * b die Schleifenverstrkung genant wird, die U ein 1 + a * b 1 1 . Man nennt auch geforderte Verstrkung. b b

Verstrkung des offenen Kreises. Nimmt die Leerlaufverstrkung a sehr groe Werte an, so ist A

Unter der Rckfhrdifferenz F = 1 + b * a versteht man das Verhltnis zwischen Verstrkung des Vorwrtszweiges und der Verstrkung des geschlossenen Kreises [Elrad, 1983]. Die Rckfhrdifferenz gibt Aufschluss ber die zu erwartende Verbesserung der Verzerrungswerte durch die Verwendung der Gegenkopplung. Erzeugt ein Signal im Vorwrtszweig die Verzerrung Da, so lsst sie sich auf den Wert DA durch Rckkopplung folgendermaen verringern: DA = 1 * Da F

2 Vorberlegungen fr das Schaltungskonzept

7/41

2.3 Stabilitt
Wenn es mglich ist den Klirrfaktor eines Verstrkers zu verringern, indem man den Rckkopplungsfaktor erhht, stellt sich die Frage, warum er nicht so hoch gewhlt wird, dass die Verzerrungen nahezu verschwinden. Die Strke der Gegenkopplung lst sich allerdings nicht beliebig whlen, da hierdurch der Verstrker instabil werden kann. Jede Stufe eines Verstrkers besitzt fr sich Tiefpassverhalten, so dass sein Frequenzgang an jedem Pol mit 20dB/Dekade abnimmt. Wie Bode gezeigt hat, gibt es einen festen Zusammenhang zwischen Frequenzamplituden- und Phasengang. Daher ist die Phase bei der Eckfrequenz des niedrigsten Pols schon um 45 abgefallen, um dann im Verlauf der nchsten Dekade auf -90 abzufallen. Nimmt man Bezug auf das Blockschaltbild des Modellverstrkers, leuchtet ein, dass das an den von Subtrahierer 180 zurckgefhrte darf, Signal die erst dann eine des Phasendrehung erfahren sobald Verstrkung

Vorwrtszweiges kleiner eins ist. Ansonsten wrde die Gegenkopplung zur Mitkopplung, und das System wrde zu schwingen beginnen. Mithilfe eine passiven Filters, einer Kompensation in der Rckkopplung, lsst sich sicherstellen, dass dieser Betriebszustand nicht erreicht wird. Entgegen einiger Vorschlge in der Literatur bringt ein Tiefpass vor dem Verstrkereingang hier keine Abhilfe, da schon bei leichtem bersteuern so viele Oberwellen erzeugt werden, dass auch Signale in dem Frequenzbereich erzeugt werden, die den Verstrker zum Schwingen veranlassen. In realen Verstrkern existiert allerdings nicht nur dieser eine Rckkopplungsmechanismus sondern noch viele weitere lokale, die oftmals gar nicht erwnscht sind. Beispielsweise stellen Emitterwiderstnde eine lokale Gegenkopplung dar. Mithilfe der beim Entwurf eingesetzten PSpice Simulation lsst sich der zu erwartende Verlauf des Amplituden- und Phasenfrequenzganges theoretisch ermitteln und gezielt beeinflussen.

2 Vorberlegungen fr das Schaltungskonzept

8/41

2.4 Grundstzliche Architektur von Leistungsverstrkern


Die meisten kommerziellen Verstrker haben ein dreistufiges Konzept. Manchmal wird auch die zweite und dritte Stufe zusammengefasst. Die Eingangsstufe besteht hufig aus einem Transkonduktanzverstrker (Spannungsdifferenz rein, Strom raus), die zweite ist ein Transimpedanzverstrker (Strom rein, Spannung raus) und der Ausgang ist nur noch eine Pufferstufe mit Verstrkung eins.

Abbildung 2: Dreistufiger Versrker

Diese

drei

Stufen

sind

der

Subtrahierer

und

der

Vorwrtszweig

des

Modellverstrkers. In aktuellen Designs findet man auch immer fter andere Schaltungskonzepte. Statt der vielfach eingesetzten Spannungsgegenkopplung, die mit einem einfachen Differenzverstrker realisiert wird, lsst sich auch eine Stromgegenkopplung verwenden. Der dafr eingesetzte Current Feedback Verstrker hat Eigenschaften, die im Folgenden mit denen des herkmmlichen Differenzverstrkers verglichen werden.

2 Vorberlegungen fr das Schaltungskonzept

9/41

2.5 Die Verstrkerklassen


Zur Anfangszeit des Transistorverstrkers verwendete man nur Klasse A oder A-B Stufen, da alle anderen zu hohe Verzerrungswerte lieferten. Mittlerweile gibt es viele weitere Klassen, die vor allem in Schaltungen mit besserem Wirkungsgrad eingesetzt werden [Self, 1996]. 2.5.1 Klasse A Hierbei fliet immer Strom durch beide Ausgangstransistoren, wodurch die Nichtlinearitten beim Abschalten der Transistoren vermieden werden. Die beiden blichsten Schaltungsvarianten sind eine Klasse B Stufe mit enormem Ruhestrom oder eine als Stromquelle geschaltete Ausgangsstufe, die erst beim Erreichen des Maximalstroms stark verzerrt. Der Nachteil dieser Klasse liegt in der riesigen Verlustleistung gerade bei Dimensionierung fr groe Ausgangsleistungen. 2.5.2 Klasse A-B Eigentlich handelt es sich hierbei nicht um eine besondere Klasse, da es eine Mischung aus A und B Betrieb darstellt. Der Ruhestrom ist so eingestellt, dass fr kleine Ausgangspegel keiner der Ausgangstransistoren zu leiten aufhrt, allerdings bei grerer Aussteuerung. Diese Klasse weist geringere Lineraritt als die reine Klasse A oder Klasse B auf und eignet sich daher nur als Ersatzmodus einer Klasse A Endstufe, die mit zu geringer Lastimpedanz betrieben wird. 2.5.3 Klasse B 99% der populren Verstrker werde in Klasse B betrieben. Hierbei ist der Ruhestrom durch die Endtransistoren nur so gro, dass die Basis-Emitter Spannung von rund 0,7V die den Transistor zum Leiten veranlassen, immer schon vorgespannt sind und die davor liegende Stufe keine abrupten Spannungssprnge in diesem bernamebereich machen muss. 2.5.4 Klasse C Hierbei entfllt

der

Ruhestrom

gnzlich,

und

es

stellen

sich

bernahmeverzerrungen ein. Einsetzbar ist diese Klasse allerdings oft nur im HF bereich, da dort passive Ausgangsfilter die harmonischen Verzerrungen gengend dmpfen knnen und der hhere Wirkungsgrad durch den Wegfall des Ruhestroms hier Vorteile bringt.

2 Vorberlegungen fr das Schaltungskonzept

10/41

2.5.5 Klasse D Diese sogenannten PWM Endstufen schalten mit ca. 200 KHz zwischen den Betriebsspannungen hin und her. Der Wirkungsgrad ist sehr hoch. Da die Strke der Rckkopplung durch die Abtastfrequenz begrenzt ist, sind die Verzerrungswerte schlecht. Auerdem bentigt man noch passive Tiefpassfilter am Ausgang, um HF Strungen zu unterdrcken. 2.5.6 Klasse G Eine hier eingesetzte Klasse A-B Endstufe bei geringer Betriebsspannung wird von einer Klasse C Endstufe eingerahmt, die ausgesteuert wird, wenn ein gewisser Pegel berschritten wird. Hierdurch wird die Verlustleistung enorm reduziert und die Verzerrung bei kleinen und mittleren Ausgangsspannungen klein gehalten. 2.5.7 Klasse H hnlich der Klasse G wird hier allerdings die Betriebsspannung einer B Endstufe bei vergrerter Aussteuerung auf ein hheres Potential geschaltet, was noch einmal die Verlustleistung reduziert und oft in Hochleistungsendstufen im PABereich Anwendung findet. 2.5.8 Neue Prinzipien Seit geraumer Zeit gibt es neue Anstze fr PWM Endstufen, wie die Equibit Technologie von Texas Instruments die eine Umsetzung direkt von PCM, also digitalem Audio, in PWM ermglicht. Laut Hersteller wird ein Dynamikumfang von bis zu 113dB erreicht. Ein hnliches Konzept ist das so genannte Klasse T Konzept, welches von Tripath entwickelt worden ist. Der Wirkungsgrad liegt bei ber 90%.

2 Vorberlegungen fr das Schaltungskonzept

11/41

2.6 Auswahl der Leistungstransistoren


Aktuell hat man die Auswahl zwischen drei verschiedenen Transistor Typen fr den Bau eines Verstrkers: Bipolar, FET und IGBT. Oftmals werden die teueren FETs als gute Wahl bezeichnet, allerdings die Nachteile gegenber bipolar Transistoren auch oft unterschtzt [Self, 1996].
Tabelle 2: Bewertung des FET

Vorteile Einfache komplementre Stufen bentigen keine Treiber. Kein second-breakdown Mechanismus Keine Erholungszeit nach Sttigung Positiver Temperaturkoeffizient

Nachteile Schlechte Linearitt im bernahmebereich. VGS viel hher als bei Transistoren: ca. 4-6V statt 0,7V: =>geringere Aussteuerung Hoher RDS-ON Widerstand sorgt fr schlechten Wirkungsgrad Parasitre Oszillationen Streuung der VGS macht Parallelschaltung nur mit separaten Treibern mglich Die Kosten sind 1,5 bis 2 mal so hoch wie bei Transistoren.

Die neuste Auswahlmglichkeit bietet der IGBT der aus einem durch einen FET angesteuerten Transistor besteht. Allerdings werden die Vorzge des FET und des Transistors, die hier scheinbar vereint sind, durch ein kritisches berlastverhalten abgewertet. Auerdem existiert leider erst ein komplementres Paar von Toshiba, das fr Audioanwendungen in Frage kommen knnte.

Abbildung 3: Save operating area, SOA

2 Vorberlegungen fr das Schaltungskonzept

12/41

Daher wurden fr das anstehende Design bipolar Transistoren ausgewhlt. Auch hier gibt es noch Auswahlkriterien, die vom Gehuse, das die einfache Montage und zuverlssige Khlung garantiert, bis zu elektrischen Parametern reichen. Wichtige elektrische Parameter sind Grenzfrequenz, Betriebsspannung und Stromfestigkeit. Bei 150W an 4 Ohm flieen schlielich mehr als 6 A, die von den Leistungstransistoren geliefert werden mssen. So besitzt der ausgewhlte Transistor, wie aus der SOA in Abbildung 3 abzulesen ist, bei Spannungen bis 20V noch eine Stromfestigkeit von 15 A die allerdings aufgrund des secondbreakdowns bei 100V auf 1,5A abfllt. Um den ntigen Strom sicher tragen zu knnen, werden die Endtransistoren immer als Paar eingesetzt. Dadurch verbessert sich auerdem auch die Linearitt und damit die Verzerrung 1,9 fach [Self, 1996]. Aktuell ist auf dem Markt das komplementre Transistorenpaar 2SC3281 / 2SA1302 von Toshiba oder der Vergleichstyp von Motorola namens MJL3281 / MJL1302 erhltlich, das im Gegensatz zu vielen alten Transistoren fr Audioanwendungen optimiert wurden [Motorola MJL3281]. Ein besonderes Augenmerk liegt hier in der erhhten Linearitt aufgrund nur sehr geringen beta Verlustes mit steigendem Kollektorstrom, wie Abbildung 4 veranschaulicht.

Abbildung 4: Beta Verlust

2 Vorberlegungen fr das Schaltungskonzept

13/41

So verringerte sich der Stromverstrkungsfaktor beta bei alten Transistoren wie 2N3055 von akzeptablen 100 bei 0,5A auf unter 20 bei Strmen grer 6A. Dieses Verhalten ist bei aktuellen Transistoren viel weniger ausgeprgt. Auerdem verfgt das Paar MJL3281 / MJL1302 ber das groe TO-264 Gehuse, das sich leicht isoliert auf dem Khlkrper montieren lsst und maximal 200W Verlustleistung abfhren kann. Ebenfalls spricht die hohe Transitfequenz von 30 MHz, das beta von minimal 45 sowie die hohe Betriebsspannung von 200V fr diesen Endtransistor. Auch der davor liegende Treibertransistor sollte eine hnlich hohe Transitfrequenz besitzen. Allerdings ist hier nicht ein so groer Kollektorstrom ntig. Fr den angenommenen Spitzenstrom von 6 A ist ein Steuerstrom von nur 133 mA aufzubringen. Mit dem Toshiba Paar 2SA1837 / 2SC4793, das mit einer Transitfequenz von sogar 70 MHz glnzt und maximal 1 A liefert, ist hier eine ausreichende Aussteuerung mglich. Insgesamt lsst sich die Endstufe von der davor liegenden Differenzstufe mit nur rund 1 mA voll aussteuern. Das verwendete vollisolierte TO-220 Gehuse ermglicht darber hinaus eine einfache isolierte Ankoppelung an den Khlkrper [Toshiba SA1837].

Abbildung 5: TO 264

2 Vorberlegungen fr das Schaltungskonzept

14/41

2.7 Voltage Feedback vs. Current Feedback


2.7.1 Ideale Verstrker Am Anfang des Schaltungsentwurfes stellt sich die Frage, welche Topologie fr die Differenzstufe besser geeignet ist, eine einfache Spannungsgegenkopplung (voltage feedback, VFB) oder eine Stromgegenkopplung (current feedback, CFB). Die folgende Tabelle zeigt einige globale Unterschiede auf.
Tabelle 3: Vergleich VFB - CFB

VFB Kleineres Rauschen Besseres Geichspannungsverhalten Freiheit bei der Rckkopplungsgestaltung

CFB Geringere Anstiegszeiten Geringere Verzerrung Beschrnkung bei der Rckkopplung

Bei nherer Betrachtung stellen sich jedoch weitere Unterschiede heraus. So ist beim VFB Vo = a Ve mit der Fehlerspannung Ve = V p Vn . Whrend beim CFB Vo = ie Z t mit der offenen Schleifentransimpedanz Z t ist.

Abbildung 6: VFB vs. CFB

Der VFB besitzt zwei hochohmige Eingnge, whrend der CFB einen hochohmigen und einen niederohmigen Eingang hat. Die Eingangsstufe des CFB besteht aus einem Pufferverstrker mit der Verstrkung eins zwischen dem nichtinvertierenden und invertierenden Eingang, der eigentlich ein niederohmiger Ausgang ist. Der Pufferstufe folgt eine Impedanzanpassung, die den Ausgangsstrom des Puffers in eine quivalente Ausgangsspannung umwandelt [TI SLVA051].

2 Vorberlegungen fr das Schaltungskonzept

15/41

Whrend die Gegenkopplungsschleife des VFB den Ausgang auf die Spannung zwingt, die heruntergeteilt durch R1 und R2 gleich der Eingangsspannung ist, arbeitet der CFB anders: Die angelegte Eingangsspannung Vi erscheit durch den Puffer auch am invertierenden Eingang wieder und sorgt fr einen Strom durch R1. Dadurch wird wiederum die Ausgangsspannung, die ie Z t entspricht, auch erhht, bis ein Strom durch R1 und R2 den Stromfluss aus dem Invertierenden Eingang heraus ins Gleichgewicht bringt [Elektor 1999]. Bei diesem idealen Modell haben beide Verstrker die gleiche geschlossene Schleifenverstrkung. Fr den VFB-fall ergibt sich die Verstrkung mit den folgenden Bedingungen zu: Aus Vo = a Ve mit Ve = V p Vn , V p = Vi und Vn = Vo 1 1 R1 = * mit b = . Vi b 1 + 1 R1 + R 2 a *b Fr unendliches a ergibt sich somit die geschlossene Schleifenverstrkung Vo R2 =1+ Vi R1 R1 folgt: R1 + R 2

hnliches ergibt sich bei CFB. Hier kann die Verstrkung folgendermaen errechnet werden: Mit ie + Vo = ie * Z t also: Vn = V p = Vi und den Strmen am Knoten Vn,

V 1 1 R1 Vn Vn Vo mit b = . + = 0 folgt: o = * Vi b 1 + R 2 R1 + R 2 R1 R2 Zt

Das entspricht fr unendliche Impedanz Zt der geschlossene Schleifenverstrkung des VFB. Fr den statischen Fall ergibt sich also eine identische Beschaltung beider Verstrkerarten.

2 Vorberlegungen fr das Schaltungskonzept

16/41

2.7.2 Frequenzabhngiges ESB Unterschiede werden erst dann deutlich, wenn man das frequenzabhngige Modell verwendet.

Abbildung 7: Frequenzabhngiges ESB fr VFB und CFB

Hier ergibt sich fr den VFB Verstrker folgendes Verhalten: Vo R R = gm * woraus folgt: a = gm * . Setzt man dieses in die Ve 1 + j 2fRC 1 + j 2fRC Gleichung des idealen Verstrkers von oben ein, erhlt man nach Umformung und Vernachlssigung eines Fehlerterms Vo 1 1 = * 1 j 2fC Vi b 1 + * b gm und stellt fr hohe Frequenzen eine

Bandbreitenbegrenzung fest, die durch das Verstrkungs-Bandbreiten-Verhltnis (Gain-Bandwidth-Product, GBP) beschrieben ist:

f*

R1 + R 2 gm = = const. R1 2C

Anders sieht dies beim CFB Verstrker aus, da sich hier die Bandbreite unabhngig vom Verstrkungsfaktor einstellen lsst: Im frequenzabhngigen ESB ergibt sich: Z t = R und damit 1 + j 2 fRC

Vo 1 1 = * . Nach Vernachlssigung eines kleinen Fehlerterms wird R2 Vi b 1 + + j 2fR2C R deutlich, dass sich die Grenzfrequenz nun durch R2 einstellen lsst: fg = 1 2R2C

2 Vorberlegungen fr das Schaltungskonzept

17/41

Die Verstrkung kann nun nach Festlegung der Grenzfrequenz mithilfe von R2 durch R1 separat gewhlt werden. Somit gibt es nicht die beschrnkende Abhngigkeit von Bandbreite und Verstrkung wie beim VFB [National OA-30].

2 Vorberlegungen fr das Schaltungskonzept

18/41

2.8 Die Ausgangsstufe


In vielen Schaltungen findet man Emitterfolger als Ausgangsstufe. Hier gibt es viele verschiedene Varianten, in denen komplementre Paare als Darlington oder in Compoundanordnung verschaltet werden. Je nach gewnschter Empfindlichkeit und abhngig von den Verstrkungsfaktoren der Transistoren selbst, lassen sich zwei oder drei Halbleiter kaskadieren.

Abbildung 8: Emitterfolger vs. Transimpedanzverstrker

Dem gegenber steht die Schaltung, die auch hier Einsatz findet: Ein Transimpedanzverstrker. Dieser bietet den Vorteil, dass die Ausgangsstufe mit nahezu beliebig hoher Spannung betrieben werden kann, whrend die Vorstufe bei niedriger Spannung arbeitet. Nur ein kleiner Strom ist am Eingang zur Aussteuerung erforderlich. Das Potential hingegen bewegt sich nahe dem Massepotential [Self, 1996]. Das Manko vieler kommerzieller Schaltungen, die die komplette Aussteuerung der Endtransistoren oft nur mit hohem Aufwand erreichen, indem sie noch eine zustzliche Betriebsspannung aufdoppeln, wird dadurch vermieden.

3 Schaltungsdimensionierung und Simulation

19/41

3 Schaltungsdimensionierung und Simulation


Betrachtet man den kompletten Schaltplan fr die PSpice Simulation in Abbildung 10, so wirkt dieser etwas unbersichtlich. Im Prinzip ist der Aufbau jedoch Modular und basiert auf folgendem Schema.

Abbildung 9: Schematischer Schaltplan

3.1 Auswahl der Komponenten


3.1.1 Das Bandpassfilter Das Bandpassfilter, welches identisch fr den nichtinvertierenden und den invertierenden Eingang dimensioniert ist, wird von C11, R27, R28 und C12 auf der einen Seite, und von C 20, R48 R49 und C21 auf der anderen Seite gebildet (Abbildung 10). Mit den gewhlten Bauteilwerten stellt sich eine untere Grenzfrequenz von 1,5 Hz und eine obere von 723 KHz ein. Durch diese Beschaltung wird auch die Eingangsimpedanz des Vertrkers auf 47k festgelegt. Der niederohmige Lngswiderstand bringt kein unntiges Rauschen hervor. 3.1.2 Die Differenzstufe Zum Einsatz kommt hier ein Stromgegengekoppelter Verstrker, da bei diesem Verstrkung und Bandbreite separat einstellbar sind. Die geringere Verzerrung und die krzeren Anstiegszeiten sprechen ebenso fr diesen Schaltungsvariante. 3.1.3 Die Spannungs- und Ausgangsstufe Diese beiden Stufen werden zusammengefasst

und

in

Form

eines

Transimpedanzverstrkers implementiert, da hierdurch die einfache Aussteuerung

3 Schaltungsdimensionierung und Simulation

20/41

der Endtransistoren ermglicht wird. Nahezu beliebige Betriebsspannungen fr die Endtransistoren sind mglich. Fr die Angestrebte Entwicklung kommen nur Klasse A oder B in Frage, da In dem gewnschten Leistungsbereich die Verlustleistung eine untergeordnete Rolle spielt, die Verzerrungen aber im Rahmen bleiben sollen. Daher wurde eine Klasse B Endstufe gewhlt, die mit aktuellen Endtransistoren akzeptable Verzerrungswerte liefern sollte.

3 Schaltungsdimensionierung und Simulation

21/41

3.2 Schaltplan PSpice Simulation

Abbildung 10: Schaltplan fr die PSpice Simulation

3 Schaltungsdimensionierung und Simulation

22/41

3.3 Symmetrisches Design


Vielfach findet man nur Endstufen mit asymmetrischem Eingang, die alle die bekannten Nachteile gegenber Verstrkern mit symmetrischem Eingang besitzen, wie der Einstreuung von Strspannung und Masseprobleme. Die frher eingesetzten symmetrischen bertrager sind wegen des kritischen Amplitudenund Impedanzfrequenzganges allerdings auch nicht mehr zeitgem. Whrend heute oft ein Subtrahierender Operationsverstrker eingesetzt wird, um das symmetrische Eingangssignal zu asymmetrieren, erscheit ein komplett symmetrisches Konzept vorteilhafter.

Abbildung 11: Testschaltung fr den symmetrischen Eingang

Der OP U1 entspricht dem OM U9 im kompletten Schaltplan, whrend U2 durch die Leistungsendstufe implementiert ist. Wie sich leicht nachrechnen lsst wird die Differenzspannung zwischen IN+ und IN- mit dem Verstrkungsfaktor A = 1 +

R3 R4

(R3/R4 = R6/R5) dem Lastwiderstand zugefhrt. Dies geschieht selbst dann, wenn eine Brummspannung in die Masseleitung eingespeist wird, hier durch V6 simuliert. Gegenber der Standardimplementierung, bei der ein subtrahierender Verstrker eine von der Aussteuerung abhngige Eingangsimpedanz besitzt, wird die Impedanz hier ausschlielich von den Widerstnden R8 und R9 bestimmt und ist konstant.

3 Schaltungsdimensionierung und Simulation

23/41

3.4 DC Offset Korrektur


Wie schon zu Anfang erwhnt, besitzt der CFA Verstrker neben seinen Vorzgen das Problem eines schlechten DC Offset Verhaltens. Gerade hochempfindliche Hochtontreiber sind anfllig fr Gleichspannungsoffsets, da dadurch die Schwingspule nicht um die Ruhelage mit dem homogenen Magnetfeld herum schwingt, und damit Linearitt eingebt wird. Um diesem Verhalten entgegenzuwirken, kommt hier eine aktive DC Korrektur zum Einsatz. In der Schaltung ist der Pzisionsoperationsverstrker OP 07 als Integrator beschaltet, der sich durch seine geringe Offsetspannung auszeichnet. U2 bekommt hochohmig die Ausgangsspannung des Vertsrkers prsentiert und korrigiert am nichtinvertierenden Eingang der CFB Stufe einen Offset. Die Grenzfrequenz liegt bei wenigen mHz und macht sich im Audiospektrum nicht bemerkbar.

3.5 Der Current Feedback Verstrker


Aus dem Prinzipschaltbild lsst sich Funktionsweise des eingesetzten ablesen. Der Differenzverstrkers

nichtinvertierende Eingang besteht aus einer Pufferstufe mit hoher Eingangsimpedanz. Die beiden Transistoren Q1 und Q4 werden von Konstantstromquellen gespeist und sorgen bei nderung des Eingangssignals fr eine Verstimmung des Basispotentials von Q2 und Q3. So wird die Spannungsnderung Eingang am invertierenden
Abbildung 12: CFB Verstrker

wieder

sichtbar.

Die sich ndernde Leitfhigkeit von Q2 und Q3 sorgt darber hinaus noch fr eine Potentialverschiebung an den Basen der nchsten Stufe. Diese ist eine bipolare Stromquelle und liefert dann schlielich den Steuerstrom fr die Ausgangsstufe.

3 Schaltungsdimensionierung und Simulation

24/41

3.6 Stromquellen fr den CFB Verstrker


Die Linearitt des CFB Verstrkers ist mageblich von der Qualitt der Stromquelle abhngig, daher besteht diese aus einer transistorisierten spannungsgesteuerten Konstantstromquelle (Q1,Q2,R1,R2). Die Steuerspannung wiederum wird durch den Spannungsabfall an einer LED erzeugt. LEDs sind im Gegensatz zu Zenerdioden bekannt dafr, geringes Rauschen zu erzeugen. Kleine Elektrolytkondensatoren puffern die sich einstellende Spannung. Die Leuchtdiode wird von einer FET Konstantstromquelle gespeist. Hier findet der selbstleitende FET BF245A Einsatz, der bei einer Gate Source Spannung von 0 Volt etwa 2 mA liefert. Die sich einstellende Spannung von 1,6 Volt ber der LED sorgt mit dem Emitterwiderstand fr einen Konstantstrom durch die Eingangstransistoren von ebenfalls 2 mA.

3.7 Kaskodeschaltung zur Eliminierung des Miller-Effekts


Die beiden spannungsgesteuerten Stromquellen mit den Transistoren Q5 und Q6 aus Abbildung 12 besitzen ungewolltes Tiefpassverhalten. Die beiden KollekorBasis-Kapazitten dieser Transistoren werden aufgrund des Miller-Effekts mit dem Verstrkungsfaktor der Schaltung vergrert. Um dieses Verhalten zu verbessern ist in der simulierten Schaltung nach Abbildung 10 eine Kaskode fr jeden Transistor eingesetzt. Q9 und Q10 transportieren in Basisschaltung den Ausgangsstrom von Q7 und Q8 weiter und sorgen mit ihrem niedrigen Eingangswiderstand fr das Verschwinden des Millereffekts. Die Basisspannung dieser Kaskodetransistoren wird auf 4,7 Volt mit den Zehnerdioden D1 und D2 sowie der Konstantsromquelle J3 eingestellt. So fallen ber Q7 und Q8 jeweils hchstens 4 V ab, und es ist damit mglich die Kleinleistungstransistoren BC550/BC560 einzusetzen. Die hhere Verlustleistung wird von den greren MJE340/MJE350 Kaskodetransistoren abgefhrt.

3.8 Ruhestromstabilisierung
Damit die Endtransistoren im bernahmebereich beide leiten, werden Q11 und Q12 mit einer Konstantspannung vorgespannt. Abhngig von dem Spannungsteiler an der Basis ergibt sich damit eine einstellbare Zenerdiode mit der Ausgangsspannung U CE = U BE* (1 + R 28 ). R 24

3 Schaltungsdimensionierung und Simulation

25/41

3.9 Transistor Sttigung


Bei allen Teilen der Schaltung wurde auf schnelle Transistoren, geringe Anstiegszeiten und hohe Grenzfrequenzen Wert gelegt. In diesem Zusammenhang steht auch der Einsatz von drei Dioden um die Endtransistoren herum. Diese scheinen im ersten Moment berflssig. Allerdings vermeiden sie, dass das Basispotential unter das Kollektorpotential fallen kann. Wird versucht, einen so groen Strom aus der Basis von Q13 und Q16 zu ziehen, dass die Transistoren gesttigt werden wrden, wird D11 leitend und liefert den geforderten Strom. Durch diese Trickschaltung knnen die Endtransistoren nie in die Sttigung kommen und die Erholungszeit, die ein Transistor beim bergang von Sttigung in den leitenden Bereich bentigt, wird damit niemals die Geschwindigkeit der Stufe beeintrchtigen.

3.10 Simulation
PSpice simuliert eine Schaltung, indem es aufgrund gegebener Modelle, die auch die Nichtlinearitt der elektronischen Bauelemente widerspiegeln, Schritt fr Schritt alle sich ergebenden Differentialgleichungen fr Strom und Spannung an jedem Punkt der Schaltung fr den entsprechenden Zeitschritt errechnet. Zu Beginn wird immer ein Gleichspannungsarbeitspunkt errechnet, von dem aus das Klein- und Grosignalverhalten abgeleitet wird. Fr die Schaltungsentwicklung ist dieser Schritt bedeutsam, da sofort alle Strom und Spannungszustnde abzulesen sind. Dadurch wird es mglich eine plausible Vorstellung von den dimensionierten Bauteilen zu erhalten und berschreitungen der maximalen Betriebsparameter auszuschlieen. Interessant fr die Leistungsfhigkeit eines Verstrkers ist besonders die ACSweep/Noise Analyse, die Aufschluss ber den Frequenzgang des Verstrkers sowie die zu erwartende Rauschspannung gibt. Mithilfe einer Transientenuntersuchung ist es hingegen mglich, ein Sinussignal anzulegen und den sich ergebenden Spannungsverlauf am Ausgang mittels FFT Analyse auf Harmonische Verzerrungen zu untersuchen. Die Messergebnisse aus diesen Untersuchungen sollen nun vorgestellt werden.

3 Schaltungsdimensionierung und Simulation

26/41

Abbildung 13: Frequenzgang Closed Loop

Abbildung 14: Rausspannung am Ausgang

3 Schaltungsdimensionierung und Simulation

27/41

Aus den Abbildungen 13 und 14 ist ersichtlich, dass in der simulierten Beschaltung eine Bandbreite von 80 kHz zu erwarten ist. Gemessen wurde der Closed-Loop Frequenzgang mit 1 V Eingangsspannung. Die Rausspannung am Ausgang ist enorm gering. Die 145nV / Hz entsprechen zurckgerechnet auf ein quivalentes Eingangsrauschen nicht mal 7 nV / Hz . Das ist eine Grenordnung, die der eines guten Vorverstrkers entspricht. Die Rausspannung von 20V, die sich daraus bei einer Bandbreite von 20kHz ergibt bedeutet fr die Schaltung einen Dynamikumfang von 121dB.

3.11 Stabilittsuntersuchung mit PSpice


Fr die Stabilittsuntersuchung ist es ntig die offene Schleifenverstrkung zu messen. Leider ist es nicht mglich, einfach den Kreis am invertierenden Eingang des Differenzverstrkers aufzutrennen. In der realen Schaltung wrde der Verstrker sofort gegen eine der Betriebsspannungen laufen, da geringe Unsymmetrien, mehrere tausendfach verstrkt, nicht aussteuerbar sind. Die Simulation hingegen lsst sich gar nicht erst durchfhren, da kein stabiler Gleichspannungsarbeitspunkt ermittelbar ist. Daher muss man sich eines Tricks bedienen, der fr Gleichspannung einen Kurzschluss darstellt und fr jegliche Wechselspannung hochohmig ist. So setzt man einfach in die aufgeschnittene Regelschleife eine Induktivitt mit 1000GH ein. Aus Abbildung 15 wird die Transitfrequenz von ca. 10 MHz deutlich. Die offene Schleifenverstrkung ist mit 6300 hoch und sollte die Verzerrung um bis zu 75dB verbessern knnen. Betrachtet man den Phasenfrequenzgang, so ist die Schaltung ausreichend stabil, da die Phase nicht unter -132 fllt und eine Phasenreserve von 48 bei 90,7KHz ausreicht.

3 Schaltungsdimensionierung und Simulation

28/41

Abbildung 15: Open Loop Amplitudenfrequenzgang

Abbildung 16: Open Loop Phasenfrequenzgang

3 Schaltungsdimensionierung und Simulation

29/41

Fhrt man die Transientenuntersuchung durch, bei der eine Wechselspannung von 1V bei 1kHz angelegt wird, ergibt sich aus dem Spannungsverlauf und der FFT Abbildung 17. Die nicht immer passend gewhlte Samplingrate sorgt fr das Auftreten von dominaten K5 und hheren Harmonischen. Die absolute Klirrspannung von etwa 10mV hingegen stellt fr die Schaltung einen schlechten Klirrfaktor dar, nmlich nur 66 dB. Allerdings gilt es diese Eigenschaft noch in der realen Schaltung zu verfifizieren.

Abbildung 17: THD Untersuchung

4 PCB-Design

30/41

4 PCB-Design
4.1 Schaltplan

Abbildung 18: Schaltplan Teil 1: Endstufe

4 PCB-Design

31/41

Abbildung 19: Schaltplan Teil 2: Schutzschaltung

Vergleicht man die Schaltplne der Simulation und der realen Schaltung, werden nur wenige Unterschiede deutlich. Hinzugekommen sind die Spannungsregler IC1 und IC5 die +23V und -23V fr die Differenzstufe generieren. Der Einsatz von Spannungsreglern ist hier sinnvoll, da stromgegengekoppelte Verstrker eine schlechtere PSR (Power Supply Rejection Ratio) besitzen. Die beiden OPs werden ebenfalls von Spannungsreglern (IC2, IC3) mit +15V und -15V versorgt. Darber hinaus werden beide noch einmal durch 10 Ohm Widerstnde und eigene Kondensatoren gepuffert. Die Emitterwiderstnde sind in einer dreifachen Parallelschaltung realisiert, damit die hohe Verlustleistung abgefhrt werden kann und ein Aufbau aus handelsblichen induktionsarmen Metalloxidwiderstnden mglich ist. Eine Schutzschaltung sorgt fr eine Einschaltverzgerung, bis die Endstufe stabil arbeitet. Ein bertemperaturschutz sowie eine DC-Offset-Detektorschaltung schtzen den angeschlossenen Lautsprecher vor Fehlfunktion der Endstufe.

4 PCB-Design

32/41

4.2 Die Platine

Abbildung 20: PCB Platzierung

4 PCB-Design

33/41

Abbildung 21: PCB Top Layer

4 PCB-Design

34/41

Abbildung 22: PCB Bottom Layer

4 PCB-Design Fr die einfache Khlkrpermontage sind bei dem Platinendesign

35/41 alle

Leistungstransistoren, die gekhlt werden mssen, auf der linken langen Seite platziert. Die linke obere Ecke wird durch die Schutzschaltung eingenommen und ist aus Platzgrnden in SMD ausgefhrt. Von oben rechts wird die Betriebsspannung zugefhrt. Diese darf maximal +42/-42V betragen und wird von den Siebelkos darunter geglttet. Unterhalb der Siebelkos finden sich die Spannungsregler fr die Differenzstufe in einer Reihe angeordnet. Das Eingangssignal wird rechts unten eingespeist und durchluft dort das Bandpassfilter. Darber sind die OPs platziert, die auch auf den nichtinvertierenden und invertierenden Eingang der links daneben liegenden Differenzstufe arbeiten. Daran schlieen die Kaskodestufe und die Vortreiber an, die das Signal an die Endtransistoren weiterleiten.

Abbildung 23: Foto der fertigen Endstufe

4 PCB-Design Zwischen Ausgangtransistoren und Relais findet sich noch eine

36/41 L/R

Parallelschaltung die bei kapazitiven Lasten die Endstufe vor kritischen Betriebszustnden schtzen soll. Vor diesem Element greift die ber alles Gegenkopplung an. Auf dem Bottom Layer ist gut die sternfrmige Massefhrung zu erkennen. Das Sensesignal fr das symmetrische Design wird, wie theoretisch berlegt, auf dem Top Layer direkt am Masseanschluss des Lautsprecherausgangs abgegriffen.

4.3 CLC Siebung

Abbildung 24: CLC Siebung

Bei herkmmlicher Netzteilschaltung aus Transformator, Gleichrichter und Siebelko wird der Endstufe eine Gleichspannung geliefert, die von einer nicht Sinusfrmigen Brummspannung mit der Grundfrequenz 100Hz berlagert ist. Mchte man die Brummspannung verringern, so vergrert man hufig einfach den Siebkondensator. Leider entstehen hierdurch Ladestromspitzen, die ihrerseits wieder eine neue Strquelle darstellen [Elrad, 1991]. Mit einem Spitzenstrom von 10A ergibt sich eine Brummspannung von U Br I 2 * f * CL = 2V bei Verwendung von 50.000F (2 *10.000F auf der Platine,

3 externe 10.000F). Setzt man hingegen eine CLC Siebung wie in Abbildung 24 ein, und verwendet einen der 10.000F Kondensatoren als Ladeelko, so ergibt sich ein Siebfaktor von S L = (2 * * f ) 2 * L * C L = 35 (L= 1mH). Die

Brummspannung betrgt dann nur U Br = U Bralt / 35 = 0,056V . Daher wird auch hier eine CLC Siebung verwendet.

5 Die Messung

37/41

5 Die Messung

Abbildung 25: Outputnoise ohne Last

Abbildung 26: Outputnoise mit 4 Ohm Last

5 Die Messung

38/41

Abbildung 27: THD + Noise an 8 Ohm mit -10dBu Eingangsspannung

Abbildung 28: Dmpungsfaktor vor L/R Kombination

5 Die Messung

39/41

5.1 Bewertung
Betrachtet man die Ausgangsrauschspannung, die mit dem realen Verstrker erreicht wird, so lsst sich ein Rauschabstand von -115dB ablesen. Zusammen mit der Verstrkung von +26dB ergibt sich damit ein Dynamikumfang von 130dB. Der Verstrker erfllt das geforderte Ziel in Bezug auf das Rauschen. Betrachtet man allerdings den THD+Noise Plot, so wird deutlich, dass hier ein Klirrfaktor von nur 0,02% bei 5W Ausgangsleistung erreicht wird was einem THD+N/S Verhltnis von 73,7dB entspricht. Diesbezglich ist die Schaltung nicht gengend optimiert und bedarf einer Verbesserung. Der Dmpfungsfaktor von rund 250 ist zwar nicht schlecht, aber auch nicht herausragend und sollte ebenfalls noch erhht werden. Beim Vergleich von Simulation und Messung lsst sich jedoch eine gute Korrelation ablesen. Offensichtlich ist der Aufwand einer ausfhrlichen Simulation durch eine gute Vorhersagbarkeit gerechtfertigt, allein um bei Problemen bei der Inbetriebnahme schnell das Verhalten der Schaltung an jeder Stelle auf Plausibilitt zu prfen. Fr weiterfhrende Untersuchungen in Erwgung sollte gezogen eine Erhhung die der offenen mit Schleifenverstrkung werden, vielleicht

Darlingtonbeschaltung der Endtransistoren mglich ist.

6 Abbildungsverzeichnis

40/41

Abbildungsverzeichnis

Tabelle 1: Angestrebte Eckdaten ............................................................................4 Abbildung 1: Blockschaltbild eine rckgekoppelten Verstrkers ............................6 Abbildung 2: Dreistufiger Versrker ........................................................................8 Tabelle 2: Bewertung des FET..............................................................................11 Abbildung 3: Save operating area, SOA ...............................................................11 Abbildung 4: Beta Verlust......................................................................................12 Abbildung 5: TO 264 .............................................................................................13 Tabelle 3: Vergleich VFB - CFB ............................................................................14 Abbildung 6: VFB vs. CFB ....................................................................................14 Abbildung 7: Frequenzabhngiges ESB fr VFB und CFB ...................................16 Abbildung 8: Emitterfolger vs. Transimpedanzverstrker......................................18 Abbildung 9: Schematischer Schaltplan................................................................19 Abbildung 10: Schaltplan fr die PSpice Simulation..............................................21 Abbildung 11: Testschaltung fr den symmetrischen Eingang..............................22 Abbildung 12: CFB Verstrker...............................................................................23 Abbildung 13: Frequenzgang Closed Loop ...........................................................26 Abbildung 14: Rausspannung am Ausgang ..........................................................26 Abbildung 15: Open Loop Amplitudenfrequenzgang.............................................28 Abbildung 16: Open Loop Phasenfrequenzgang...................................................28 Abbildung 17: THD Untersuchung.........................................................................29 Abbildung 18: Schaltplan Teil 1: Endstufe.............................................................30 Abbildung 19: Schaltplan Teil 2: Schutzschaltung.................................................31 Abbildung 20: PCB Platzierung .............................................................................32 Abbildung 21: PCB Top Layer...............................................................................33 Abbildung 22: PCB Bottom Layer..........................................................................34 Abbildung 23: Foto der fertigen Endstufe..............................................................35 Abbildung 24: CLC Siebung ..................................................................................36 Abbildung 25: Outputnoise ohne Last ...................................................................37 Abbildung 26: Outputnoise mit 4 Ohm Last...........................................................37 Abbildung 27: THD + Noise an 8 Ohm mit -10dBu Eingangsspannung ................38 Abbildung 28: Dmpungsfaktor vor L/R Kombination............................................38

7 Literaturverzeichnis

41/41

7 Literaturverzeichnis
[Cuno 1997] Dr. Hans-Helmuth Cuno Skriptum der Vorlesung im studienbegleitenden Unterricht Praktische Elektronik Stand 04/1997 http://homepages.fhregensburg.de/~cuh39305/pe/peineu.pdf NDFL, Elrad 1993, Heft 12, Seiten 91 ff. James Karki Voltage Feedback Vs Current Feedback Op Amps Applicatication Report SLVA051 November 1998 http://www.ti.com Kleine Qualittsendstufe, Elektor 1999, Heft 5, Seiten 16ff. Debbie Brandenburg Current vs. Voltage Feedback Amplifers Application Note OA-30 Januar 1998 http://www.national.com Douglas Self Audio Power Amplifier Designa Handbook Second edition Oxford, 1996 Onsemiconductor Datasheet MJL3281 A/D http://www.onsemi.com Toshiba Datasheet 2SA1837 http://www.toshiba.com Gerhard Haas Brummbremsen Elrad, 1991, Heft7, Seiten 66ff.

[Eldrad, 1983] [TI SLVA051]

[Elektor, 1999] [National OA-30]

[Self, 1996]

[Motorola MJL3281] [Toshiba SA1837] [Elrad, 1991]