UNIVERSIDAD TECNOLOGICA DEL PER

F.I.E.M

CIRCUITOS DIGITALES I

MULTIPLEXORES Marco teorico: Un multiplexor o selector de datos es la versin electrnica de un conmutador rotatorio de un sentido. Entradas 0 1 2 3 4 5 6 7 Selector mecnico de datos. Las ocho entradas estn a la izquierda y la nica salida esta a la derecha. Un dato de entrada se transfiere a travs de los contactos del conmutador rotatorio. Anlogamente con un multiplexor los datos de entrada se transfieren a travs de los circuitos del selector. La seleccin del dato se hace girando mecnicamente el rotor del conmutador rotatorio. En el selector de datos la posicin del dato se selecciona colocando el numero binario adecuado en las entradas de seleccin de datos. El selector de datos permite que los datos fluyan solamente de la entrada a la salida, mientras que el conmutado rotatorio permite que loas datos fluyan en ambas direcciones. Un selector de datos puede considerarse como un conmutador rotatorio de una dimensin. Salida

Procedimiento: Los pasos para el desarrollo de circuitos combinacionales con multiplexores es el siguiente: 1. comprensin del problema 2. variables de entrada y salida 3. nombres de las variables 4. Tablas de verdad. 5. Seleccionar el multiplexor. 6. Establecer mapa del multiplexor. 7. Obtener resultados del mapa. 8. Esquema lgico.

En el laboratorio, se llevo a cabo el diseo de tres circuitos combinacionales con multiplexores que son: Sumador de dos palabras de dos bites cada una. Sustractor de dos palabras de dos bites. Sumador de tres bites o completo. Sumador de dos palabras de dos bites cada una: 1. Se necesita disear un sumador de dos palabras de dos bites utilizando multiplexores. 2. Cuatro variables de entrada tres variables de salida. 3. Variables de entrada A B C D. Variables de salida X Y Z.
DOCENTE: ING. Luis Pacheco Cribillero

UNIVERSIDAD TECNOLOGICA DEL PER

F.I.E.M

CIRCUITOS DIGITALES I

4. 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 X 0 0 0 0 0 0 0 1 0 0 1 1 0 1 1 1 Y 0 0 1 1 0 1 1 0 1 1 0 0 1 0 0 1 Z 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0

X = F(A,B,C,D) = (7,10,11,13,14,15). Y = F(A,B,C,D) = (2,3,5,6,8,9,12,15). Z = F(A,B,C,D) = (1,3,4,6,9,11,12,14).

5. Para Hacer la seleccin del multiplexor se deben analizar las variables de entrada. La variable ms significativa es la entrada del multiplexor y las dems son los selectores. Como serian tres selectores, el multiplexor a escoger seria el de ocho canales.

6.

X = F(A,B,C,D) = (7,10,11,13,14,15). A A
C0 C1 C2 C3 C4 C5 C6 C7 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 0 A A 0 A A 1

Y = F(A,B,C,D) = (2,3,5,6,8,9,12,15). A A
CO C1 C2 C3 C4 C5 C6 C7 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 A A A A A A A A

Z = F(A,B,C,D) = (1,3,4,6,9,11,12,14).
C0 C1 C2 C3 C4 C5 C6 C7

A 0 1 2 3 4 5 6 7 A 8 9 10 11 12 13 14 15
0 1 0 1 1 0 1 0

DOCENTE: ING. Luis Pacheco Cribillero

UNIVERSIDAD TECNOLOGICA DEL PER

F.I.E.M

CIRCUITOS DIGITALES I

A B C D

8 CANALES

MULT

Vcc

A B C D

8 CANALES 8 CANALES

MULT MULT

Vcc

Sustractor de dos palabras de dos bites cada una: 1. Se necesita disear un sustractor de dos palabras de dos bites cada una, utilizando multiplexores. 2. Se requieren de cuatro variables de entrada y tres de salida. 3. Variables de entrada W X Y Z. Variables de salida Signo A B.
DOCENTE: ING. Luis Pacheco Cribillero

UNIVERSIDAD TECNOLOGICA DEL PER

F.I.E.M

CIRCUITOS DIGITALES I

4. 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 W 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 X 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 Y 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 Z 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Signo 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0 A 0 0 1 1 0 0 0 1 1 0 0 0 1 1 0 0 B 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0

Signo = F(W,X,Y,Z) = (4,8,9,12,13,14). A = F(W,X,Y,Z) = (2,3,7,8,12,13). B = F(W,X,Y,Z) = (1,3,4,6,9,11,12,14).

5. Para el diseo de este circuito se utiliz un multiplexor de ocho canales, por tener tres selectores.

6. W W

Signo = F(W,X,Y,Z) = (4,8,9,12,13,14).

C0 C1 C2 C3 C4 C5 C6 C7 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 W W 0 0 1 WW 0

A = F(W,X,Y,Z) = (2,3,7,8,12,13).
C0 C1 C2 C3 C4 C5 C6 C7

W 0 1 2 3 4 5 6 7 W 8 9 10 11 12 13 14 15
W 0 W W W W 0 W

B = F(W,X,Y,Z) = (1,3,4,6,9,11,12,14).
C0 C1 C2 C3 C4 C5 C6 C7

W 0 1 2 3 4 5 6 7 W 8 9 10 11 12 13 14 15
0 1 0 1 1 0 1 0
DOCENTE: ING. Luis Pacheco Cribillero

UNIVERSIDAD TECNOLOGICA DEL PER

F.I.E.M

CIRCUITOS DIGITALES I

7. WX Y Z

8 CANALES

MULT

Signo

Vcc

8 CANALES

MULT

W X Y Z

8 CANALES

MULT

Vcc

Sumador de tres bites o completo 1. Se necesita desarrollar un sustractor de tres bites o completo, utilizando multiplexores. 2. Se requieren de tres variables de entrada y dos de salida.
DOCENTE: ING. Luis Pacheco Cribillero

UNIVERSIDAD TECNOLOGICA DEL PER

F.I.E.M

CIRCUITOS DIGITALES I

3. Variables de entrada Variables de salida 4. A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1

C0 C1 C2 C3

A B C S C

0 1 2 3 4 5 6 7

C 0 0 0 1 0 1 1 1

S 0 1 1 0 1 0 0 1

C = F(A,B,C) = (3,5,6,7). S = F(A,B,C) = (1,2,4,7). 5. Para este circuito utilizaremos un multiplexor de cuatro canales, por tener dos selectores. 6. C = F(A,B,C) = (3,5,6,7).

A 0 1 2 3 A 4 5 6 7
0 A A 1

S = F(A,B,C) = (1,2,4,7). A A 7. A B C MULT 4 CANALES

C0 C1 C2 C3 0 1 2 3 4 5 6 7 A A A A

Vcc

4. Realiza con el 74LS151 las funciones 3(3,5,6) y 4(0,2,6,10,13,15). 5. Realiza las funciones F=3(0,1,4,7) y G=3(0,2,5,6) con: (a) Un multiplexor de 8 entradas de datos de 2 bits. (b) Un multiplexor de 4 entradas de datos de 2 bits.

MULT 4 CANALES

DOCENTE: ING. Luis Pacheco Cribillero

UNIVERSIDAD TECNOLOGICA DEL PER

F.I.E.M

CIRCUITOS DIGITALES I

MULTIPLEXORES Y DEMULTIPLEXORES A NIVEL SSI Y MSI. APLICACIONES MULTIPLEXORES En las comunicaciones, y sistemas de computadora se ejecutan muchas operaciones mediante circuitos lgicos combinatorios. Cuando un circuito se ha diseado para efectuar alguna tarea en una aplicacin, a menudo tambin encuentra empleo en otras diferentes aplicaciones. En este tema se tratarn los multiplexores y demultiplexores tanto a nivel SSI como MSI y como podemos aprovechar sus funciones en el desarrollo de circuitos combinacionales. Un Multiplexor o Selector de datos es un circuito lgico que acepta varias entradas de datos y permite que slo una de ellas pase a un tiempo a la salida. El enrutamiento de la entrada de datos hacia la salida est controlado por las entradas de seleccin (a las que se hace referencia a veces como las entradas de direccin). El multiplexor, tambin conocido como MUX, acta como un conmutador multiposicional controlado digitalmente, donde el cdigo digital aplicado a las entradas de seleccin controla cules entradas de datos sern conmutadas hacia la salida. Por ejemplo, la salida ser igual a la entrada de datos, llammosle D0, para el cdigo de entrada de seleccin que sea cero (ABC=000 en el diagrama de abajo); la salida ser igual D 1 para cuando el cdigo de seleccin sea uno y as sucesivamente. Establecido de otra manera, un multiplexor selecciona 1 de N fuentes de datos y transmite los datos seleccionados a un solo canal de salida. Esto se llama multiplexin o multiplexaje. Los multiplexores son representados en diagramas de bloques como trapezoides issceles. A continuacin muestro el esquemtico de un multiplexor de dos entradas y una salida con su respectivo bit de seleccin:

DOCENTE: ING. Luis Pacheco Cribillero

UNIVERSIDAD TECNOLOGICA DEL PER

F.I.E.M

CIRCUITOS DIGITALES I

Un ejemplo de multiplexores (aunque no digitales como los que vemos aqu) se ve en las lneas telefnicas. stas usan exactamente este principio. Transmiten varias llamadas telefnicas (seales de audio) a travs de un nico par cableado usando la tcnica de multiplexado y cada seal de audio va nicamente al receptor al que est destinado. Una aplicacin comn para los MUX es encontrado en las computadoras, en las cuales la memoria dinmica usa las mismas lneas de direccin para el direccionamiento tanto de las filas como de las columnas. Un grupo de multiplexores es usado para primero seleccionar las direcciones de la columna y luego cambiar para seleccionar la de la fila. Este esquema permite que grandes cantidades de memoria sean incorporadas dentro de una computadora mientras se limita a la vez la cantidad de conexiones de cobre requeridas para conectar la memoria al resto del circuito. Por eso es que tambin se les conoce a veces como selectores de datos. Ya se vio el smbolo esquemtico del multiplexor de 2 entradas y una salida pero los multiplexores no estn limitados a 2 entradas. Si las lneas de seleccin son dos podemos alternar entre 4 datos de entrada, si son 3 entre 8 y as sucesivamente. A continuacin se muestran los smbolos esquemticos de los multiplexores de 4 a 1 (cuatro entradas y una salida), 8 a 1 (ocho entradas y una salida) y 16 a 1 (diecisis entradas y una salida) con sus respectivas lneas de seleccin, respectivamente.

DOCENTE: ING. Luis Pacheco Cribillero

UNIVERSIDAD TECNOLOGICA DEL PER

F.I.E.M

CIRCUITOS DIGITALES I

En todos los casos la salida es Z, las entradas de seleccin S y el resto es la entrada que ser multiplexada. A veces pueden verse en forma rectangular asemejando el circuito integrado que representan pero en este caso siempre deben ir bien identificados para poder saber que es. Por ejemplo:

representa (como se ve indicado) un multiplexor a nivel MSI de 8 entradas (que implica las 3 lneas de seleccin) y una salida (F). Las entradas de seleccin, o sea, quienes indicarn cual de las entradas ser reflejada en la salida, vienen dadas por el cdigo binario representado por ABC. ABC son las entradas de direccionamiento o de direccin o de seleccin, como usted lo quiera llamar, ya que estas sern quienes indican el dato a acceder. Este mismo concepto es el usado en las memorias. Veamos ahora la implementacin de multiplexores a nivel SSI. Para el caso de un multiplexor de 2 entradas y una salida (quien por supuesto requiere slo una lnea de seleccin) el circuito sera:

El uso del inversor dos veces NO es absolutamente necesario. Se observa que cuando la entrada de seleccin A tiene un valor cualquiera, una de las compuertas AND tendr un UNO en una de sus entradas y la otra un CERO. La que tiene el CERO dejar pasar slo el CERO pero el que tenga el valor de UNO dejar pasar la otra entrada de la AND intacta y ser este valor quien se refleje a la salida. Pueden verificar este circuito a travs de su tabla de la verdad. Vemosla a continuacin:
DOCENTE: ING. Luis Pacheco Cribillero

UNIVERSIDAD TECNOLOGICA DEL PER

F.I.E.M

CIRCUITOS DIGITALES I

A X0 X1 X 1 1 0 0 0 1 1 1 0 0 1 0 1 0 1 0 1 0 0 0 1 0 1 0 1 1

Se ve aqu que cuando que cuando A=0, X=X0 y cuando A=1, X=X1. Esto representa la funcin booleana: X = AX1+A'X0 que es exactamente la implementacin mostrada. Veamos como se ven las implementaciones de 4 a 1 y de 16 a 1:

Analcenlos y si lo desean hagan sus tablas de la verdad.

DOCENTE: ING. Luis Pacheco Cribillero

UNIVERSIDAD TECNOLOGICA DEL PER

F.I.E.M

CIRCUITOS DIGITALES I

Se ve que en el diseo de multiplexores de n entradas se requerir siempre lneas de seleccin (que dara un nmero entero si n es potencia de 2). Claro que, aunque es lo normal, el multiplexor no necesariamente debe tener 2 m lneas de entrada con m entero pero en todo caso se requerirn tantas lneas de seleccin que hagan suficientes combinaciones para direccionar todas las entradas. Por ejemplo, para multiplexar 3 4 entradas se requieren 2 lneas de seleccin. Si se requiere multiplexar 5, 6, 7 8, entonces se necesitan 3 lneas de seleccin y as sucesivamente. El Multiplexor es tpicamente usado para combinar dos o ms seales digitales en una sola lnea pero no es la nica forma. Tambin puede conseguirse de otras caractersticas pero aqu mencionar slo un par de ejemplos de multiplexores:

De dos entradas de 4 bits y una salida de 4 bits. ste selecciona uno de los nibbles de entrada (internamente son 4 multiplexores de 2 a 1 en un solo encapsulado) y lo refleja en la salida.

De dos entradas de 4 bits a una salida de dos bits que representan un bit direccionado en cada nibble reflejado a la salida (internamente son 2 multiplexores de 4 a 1).

Algunas designaciones para multiplexores de la familia TTL son: 74153 que son dos multiplexores 4 a 2, 74157 que son cuatro MUX 2 a 1 y el 74151 que es un MUX 8 a 1. Los circuitos multiplexores pueden incluir tambin una lnea de habilitacin indicado con una E por Enable, pero de eso hablaremos en el prximo tema. Como ltimo comentario de lo multiplexores quiero agregar que estos pueden ser organizados en cascada (tal como los sumadores que vimos en el tema anterior) para implementar multiplexores ms grandes. Por ejemplo podemos usar multiplexores de 2 a 1 para implementar un multiplexor de 4 a 1 (o de 4 a 2 que si lo piensan se darn cuenta de que es elemental) o incluso para implementar multiplexores de ms entradas. Veamos especficamente el ejemplo de implementacin de un multiplexor de 16 a 1 usando slo multiplexores de 4 a 1. El dato de entrada es X formado por los 16 bits x 0, x1,...,x14 y x15. Las lneas de seleccin vienen dadas por S. OJO con este ejemplo. Analcelo y entindalo.

DOCENTE: ING. Luis Pacheco Cribillero

UNIVERSIDAD TECNOLOGICA DEL PER

F.I.E.M

CIRCUITOS DIGITALES I

En los multiplexores vemos tambin la entrada de enable E (que adems son de lgica negativa que quiere decir que los IC's se activaran con un cero). Ese es el bit de habilitacin que les dije veremos en el prximo tema.

DEMULTIPLEXORES Es lo inverso a un multiplexor. Los demultiplexores o DEMUX tienen una entrada que es transferida a una de las m posibles lneas de salida. La lnea m vendr direccionada por los n bits de seleccin donde lo normal es que 2n=m. Se podra decir que, como profundizaremos en el prximo tema, cada salida del demultiplexor corresponde con el trmino mnimo del nmero binario que se encuentra en las lneas de seleccin. Un uso popular del DEMUX es como decodificador y por eso suele usarse el trmino Demultiplexor/Decodificador indistintamente. Ya hablaremos de l en prximo tema, pero el propsito principal de un decodificador no es tanto transferir una entrada a una de las salidas sino llevar un valor binario (el de la entrada de seleccin) a una representacin de una nica lnea a la salida. Esta funcin es de gran utilidad en la decodificacin de la direccin en los microporcesadores por ejemplo cuando involucra la seleccin de uno de multiples dispositivos (como por ejemplo la memoria). De hecho, la mayora de los decodificadores son de lgica invertida (o negativa) debido a que la mayora de los dispositivos perifricos de los microprocesadores son activados por una seal baja (como el pin E' que vimos en los multiplexores en cascada hace un par de prrafos). Los DEMUX tambin suelen incluir un bit de entrada de habilitacin. Algunos DEMUX de la familia TTL son: el 74139 que son dos DEMUX de 1 a 4 con salidas invertidas (lgica
DOCENTE: ING. Luis Pacheco Cribillero

UNIVERSIDAD TECNOLOGICA DEL PER

F.I.E.M

CIRCUITOS DIGITALES I

negada), el 74156 que son dos DEMUX de 1 a 4 con salida de colector abierto (Open Collector), el 74138 que es un DEMUX de 1 a 8 con salida invertida, el 74156 que es un DEMUX de 1 a 16 y el 74159 que es de 1 a 16 con salida a colector abierto. Veamos a continuacin la implementacin de demultiplexores a nivel SSI. Para el caso de un demultiplexor de 1 a 2 sera: Se observa que el circuito tiene slo una entrada (representada por IN), dos salidas (OUT1 y OUT0) y el bit de direccin (A). El proceso es justo el contrario del multiplexor. Para los casos de DEMUX de 1 a 4 y de 1 a 8 tenemos las siguientes implementaciones.

Si lo desean hagan sus tablas de la verdad para que les facilite entender el comportamiento de estos circuitos.

APLICACIONES Resulta que algunas veces un circuito diseado para cierto fin suele ser de gran utilidad en la resolucin de problemas que no fueron exactamente para el que fueron diseados.

DOCENTE: ING. Luis Pacheco Cribillero

UNIVERSIDAD TECNOLOGICA DEL PER

F.I.E.M

CIRCUITOS DIGITALES I

El multiplexor es una de esos ejemplos. Una poderossima utilidad de los multiplexores est en la implementacin de funciones lgicas. Vamos a estudiar algunas posibilidades de implementacin de funciones lgicas mediante multiplexores. Veamos el siguiente ejemplo: F(x2, x1, x0 ) = (2,5,6) Sabemos que esta funcin es uno para los trminos mnimos 2, 5 y 6. Esta funcin tiene 3 variables que pueden formar 8 combinaciones. La forma ms sencilla de implementacin, que es la que veremos a continuacin, es a travs de un multiplexor de 8 a 1. Veamos la tabla de la verdad de la funcin y la implementacin con el multiplexor: Dado que se trata de una funcin de tres variables, el mtodo acabado de sugerir implica en principio utilizar un multiplexor de 8 canales (es decir,con 3 entradas de control). Hay que conectar las variables x2, x1 y x0 a las entradas de seleccin e introducir en cada uno de los canales el valor ("0" o "1") que toma la funcin para cada combinacin de dichas variables. Observe la figura y note que el paso de una a otra es inmediato ya que el multiplexor tiene cableada las entradas 2, 5 y 6 a uno y el resto a cero. De esta forma se garantiza que para las combinaciones de las variables X (quien se coloc en las lneas de seleccin) para los que se requiere que la funcin sea uno harn f=1. Veamos otro ejemplo. F(A,B,C)=(3,5,6,7). Con un multiplexor de 8 entradas se vera: Es fcil de observar el porqu de esto, as que no lo analizaremos ms. Llegados a este punto, una pregunta que podemos hacernos es si es posible implementar funciones de n variables mediante multiplexores con menos de n entradas de control. La respuesta es afirmativa, aunque para ello ser necesario en general aadir algn mdulo o conjunto de puertas. Siempre podremos implementar funciones lgicas de 2 n combinaciones con multiplexores de 2n-1 entradas. O lo que es lo mismo, siempre podremos implementar funciones lgicas de n variables con un multiplexor de n-1 lneas de seleccin. Veamos el siguiente ejemplo:
DOCENTE: ING. Luis Pacheco Cribillero

UNIVERSIDAD TECNOLOGICA DEL PER

F.I.E.M

CIRCUITOS DIGITALES I

F(A,B,C) = (1,3,5,6) Esta funcin tiene 8 (23) posibles combinaciones de variables (3 variables) pero debemos implementarlo con un multiplexor de slo dos (3-1) entradas de seleccin, o sea, un multiplexor de 4 (22) a 1. Llamemos a la entrada del multiplexor I (I3 I2 I1 I0). La tabla de la verdad de la funcin F es: A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 1 0 1 0 1 1 0 Lo primero que debemos hacer es decidir como vamos a trabajar con las variables. En estos casos slo n-1 de las variables de la funcin se usarn en las lneas de seleccin y la otra restante se usar a la entrada del multiplexor. Es este caso particular slo dos de las variables pueden ser usadas en las lneas de seleccin. He decidido que stas sern B y C. Por lo tanto A ser usada a la entrada del multiplexor. Ok, lo primero que haremos ser formar una tabla. sta deber tener todas las posibles entradas del multiplexor como ttulos de las columnas y las dos posibles combinaciones de la variable que decidimos usar en la entrada (en nuestro caso A en sus formas A' [0] y A [1]) como ttulos de las filas.

I0 A' A

I1

I2

I3

A cada celda de la tabla le corresponder un trmino mnimo. Vemos que cuando A=0 (A'), los trminos de la funcin van del 0 al 3 y cuando A=1 (A) van de 4 a 7. O sea que la tabla deber ser llenada con: I0 A' A m0 m4 I1 m1 m5 I2 m2 m6 I3 m3 m7

DOCENTE: ING. Luis Pacheco Cribillero

UNIVERSIDAD TECNOLOGICA DEL PER

F.I.E.M

CIRCUITOS DIGITALES I

Aqu usted podra slo encerrar en crculos los trminos mnimos que sean uno en la funcin (en nuestro caso m1, m3, m5 y m7 ) para procesar la tabla. Yo sencillamente voy a encerrarla con parntesis (nicamente por comodidad y no tener que estar haciendo ms grficos). Tambin suele colocarse slo el nmero del trmino en vez del mn. Entonces, colocando los crculos donde corresponde tenemos: I0 A' A 0 4 I1 (1) (5) I2 2 (6) I3 (3) 7 Aqu empezamos el anlisis. Cuando en una columna de la tabla no hay ningn termino en crculo como es el caso de la primera columna, concluimos que en esa entrada del multiplexor debe ir 0 (cero). Cuando en una columna AMBOS trminos aparecen en crculo decimos

que en esa entrada del multiplexor debemos colocar un uno. Cuando en una columna slo UNO de los trminos aparece en crculo, decimos que en la entrada correspondiente del multiplexor se colocar la variable escogida (en nuestro caso la A) en la forma que aparezca con crculo que aqu sera A para la tercera columna y A' para la cuarta columna. Regularmente nuestra tabla, luego del anlisis, quedara: I0 A' A 0 0 0 I1 (1) (5) 1 I2 2 (6) A I3 (3) 7 A' Por lo tanto, nuestra implementacin de la funcin F de tres variables con un multiplexor de 4 a 1 (con slo dos lneas de seleccin) nos quedara:

La entrada I1 puede ir directamente conectada a UNO (1 Vcc) y ahorrarnos ese inversor.

Yo decid poner B y C en las entradas de seleccin pero podra ir cualquier combinacin de dos variables. Lo nico que hay que tener en cuenta es que la tabla no lleva los trminos mnimos organizados de la misma forma. Supongamos que queremos poner A y B en las lneas de direccionamiento, entonces nuestra tabla sera:

DOCENTE: ING. Luis Pacheco Cribillero

UNIVERSIDAD TECNOLOGICA DEL PER

F.I.E.M

CIRCUITOS DIGITALES I

I0 C' C 0 (1) C

I1 2 (3) C

I2 4 (5) C

I3 (6) 7 C'

Ya que C es el bit menos significativo y para las casos donde A y B son cero con C' tenemos el cero y con C el uno, Si A=0 y B=1 entonces en C' tenemos 2 y en C tres, y as sucesivamente. Aqu ya slo nos quedara implementar el circuito que sera colocando A en S1, B en S0, C en I0 e I1 e I2 y por ltimo C' en I3. Haga el esquemtico.

Por ltimo con respecto a este mismo ejemplo, demuestre que si quisiramos colocar B en la entrada, la tabla quedara: I0 B' B 0 2 0 I1 (1) (3) 1 I2 4 (6) B I3 (5) 7 B' y dibuje el esquemtico.

Veamos como ltimo ejemplo de sto la funcin F(A,B,C,D)=(2,5,6,7,10,11,12,14). Suponiendo que queremos cablear A en la entrada, nuestra tabla aqu sera:

I0 A' A (0) (8) 1

I1 (1) (9) 1

I2 2 10 0

I3 (3) 11 A'

I4 (4) 12 A'

I5 5 13 0

I6 6 14 0

I7 7 (15) A

Y el circuito sera:

Aqu tambin podemos eliminar el uso de uno de los inversores y cablear directo a 0 1 dependiendo del caso. Haga este ejercicio para los casos con B, C D a la entrada del multiplexor.

DOCENTE: ING. Luis Pacheco Cribillero

UNIVERSIDAD TECNOLOGICA DEL PER

F.I.E.M

CIRCUITOS DIGITALES I

Diseo combinacional con demultiplexores. Este tema ser visto mejor ms adelante con el uso de decodificadores pero igual ser comentado brevemente aqu. Al presentar los demultiplexores se comentaba el hecho de que cada una de las salidas coincide algebraicamente con un trmino mnimo diferente de las variables de entrada. Por tanto es inmediato sintetizar directamente cualquier funcin de n variables mediante un demultiplexor con n lneas de seleccin y una puerta OR que agrupe las salidas correspondientes a los trminos mnimos que aparecen en la expresin cannica como suma de productos de la funcin. Veamos por ejemplo la implementacin de un generador de un bit de paridad impar para un cdigo de 3 bits. Su tabla de verdad sera: A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 f No hacemos mapa de Karnaugh ya que simplificar la 0 1 1 0 1 0 0 1 funcin no es requerido en este tipo de ejercicios debido a que la implementacin ser hecha a nivel MSI y lo nico que nos interesa realmente es que trminos mnimos conforman la funcin. De la tabla de la verdad anterior podemos concluir que la implementacin de esa funcin lgica a travs de un demultiplexor sera:

La entrada E' es el bit de habilitacin del IC.

DOCENTE: ING. Luis Pacheco Cribillero

UNIVERSIDAD TECNOLOGICA DEL PER

F.I.E.M

CIRCUITOS DIGITALES I

EJERCICIOS 1. Implemente un multiplexor de 8 bits de entrada (dos nibbles indicando dos datos diferentes) y dos de salida (uno de cada nibble) mediante multiplexores de 2 a 1. 2. Implemente un multiplexor con dos nmeros binarios de 3 bits (X2, X1, X0 y Y2, Y1, Y0) como entrada que transmita una u otra a la salida Z (Z2, Z1 y Z0) con la ayuda de una nica lnea de seleccin usando multiplexores de 2 a 1. 3. Implemente la siguiente funcin con multiplexores 8 a 1 y 4 a 1: F(A,B,C)=(0,1,4,7). En el caso de 4 a 1, hgalo de las tres formas posibles (Con A, B C a la entrada del multiplexor). 4. Implemente las siguientes funciones con multiplexores de forma ptima (para funciones N variables use multiplexores de N-1 lneas de seleccin): F(A, B, C, D) = (0,4,6,10,11,13) F(w, x, y, z) = (3,4,5,7,11,12,14,15) F(a, b, c, d) = (3,5,7,11,15) F(A, B, C, D, E) = (0,1,2,8,9,11,15-19,24,25,29-31) F(A, B, C, D, E, F) = (0,2,4,5,7,8,16,18,24,32,36,40,48,56) 5. Un nmero primo es aquel que slo es divisible entre si mismo y la unidad. Disee un circuito lgico que detecte todos los nmeros primos entre 0 y 31. La salida F(A, B, C, D, E), donde A es la variable de mayor peso binario, ser igual a 1, si y slo si, los cinco bits de la entrada representan un nmero primo. Realice el circuito ptimo utilizando un multiplexor. 6. Disee un circuito que convierta de BCD a exceso a 3 con multiplexores. 7. Disee un circuito que convierta de BCD a 84-2-1 con multiplexores.

DOCENTE: ING. Luis Pacheco Cribillero