Sie sind auf Seite 1von 4

Problema 5 Un proceso qumico posee tres indicadores de la temperatura del punto P cuyas salidas T1, T2, y T3 adoptan dos

niveles de tensin bien diferenciados segn la temperatura sea menor, o mayor-igual a t1, t2, t3 respectivamente (t1< t2< t3). Se asigna el valor cero al nivel de tensin correspondiente a una temperatura inferior a t, y el valor uno al nivel correspondiente a una temperatura superior o igual a t. Se desea generar una seal que: Adopte un nivel de tensin alto (1 lgico) si la temperatura est comprendida entre t1 y t2 Adopte un nivel de tensin alto si la temperatura es superior o igual a t3 Adopte un nivel de tensin bajo en cualquier otro caso diferente a los descritos anteriormente. Disear esa funcin lgica usando: puertas NAND y NOR Respuesta:

Paso 2: Tabla de verdad minterm/Maxterm m0 / M0 m1 / M1 m2 / M2 m3 / M3 m4 / M4 m5 / M5 m6 / M6 m7 / M7 T3 0 0 0 0 1 1 1 1 T2 0 0 1 1 0 0 1 1 T1 0 1 0 1 0 1 0 1 S 0 1 X 0 X X X 1

F (T3 , T2 , T1 ) = (1,7) + d (2,4,5,6) para minterms (Primera forma cannica SoP) F (T3 , T2 , T1 ) = (0,3) D(2,4,5,6) para Maxterms (Segunda forma cannica PoS) Paso 3: Simplificacin del circuito

Figura 1: A partir de minterms

Figura 2: A partir de Maxterms

F (T3 , T2 , T1 ) = T3 + T2T1 funcin simplificada a partir de minterms

F (T3 , T2 , T1 ) = T1 [T3 + T2 ] funcin simplificada a partir de Maxterms

Tabla de verdad resultante

T3 0 0 0 0 1 1 1 1

T2 0 0 1 1 0 0 1 1

T1 0 1 0 1 0 1 0 1

S 0 1 X 0 X X X 1

S(minterms) 0 1 0 0 1 1 1 1

S(Maxterms) 0 1 0 0 0 1 0 1

Podemos observar que los trminos indiferentes o imposibles, se han convertido en 0 o 1 al realizar la simplificacin. Resolucin empleando slo puertas NAND o slo puertas NOR a) Slo puertas NAND, partimos de la forma sop de la funcin simplificada, negamos dos veces y aplicamos el teorema de De Morgan:

F (T3 , T2 , T1 ) = T3 + T2T1 = T3 + T2T1 = T3 T2T1


b) Slo puertas NOR, partimos de la forma pos de la funcin simplificada, negamos dos veces y aplicamos el teorema de De Morgan:

F (T3 , T2 , T1 ) = T1 [T3 + T2 ] = T1 [T3 + T2 ] = T1 + T3 + T2

Esquema del circuito

Figura 3: Esquema del circuito en el que se han fusionado varias respuestas. Realmente slo nos piden el circuito cuya salida es fnand y el circuito cuya salida es fnor. Adems, se emplean tres tipos de inversores: inversor normal (vlido para las funciones fsop y fpos), utilizando una puerta NAND (este es el que hay que emplear en el caso de implementar el circuito slo con puertas NAND y solamente este) y utilizando una puerta NOR (este es el que hay que emplear en el caso de implementar el circuito slo con puertas NOR y solamente este).

Cronograma del circuito

Figura 4: Cronograma del circuito con todas las posibles combinaciones de entrada. Se pueden apreciar los retardos.