ELETRNICA 1

Escola de Engenharia Eltrica e de Computao

UFG
Engenharia de Computao
Amplificadores Operacionais
Bibliografia: Livro Microeletrnica (autores: Sedra e Smith)
Captulo 2
1.1. Introduo
Modelo matemtico de baixa complexidade
Implementao fsica com mais de vinte transistores TBJs e TECs
Representao do Amplificador Operacional (AO) em circuitos
de baixa complexidade
Amplificador Operacional idealmente linear (relao linear)
Comportamento experimental satisfatoriamente fiel ao do projeto
terico
Por qu Amplificador Operacional (AO)? Realiza operaes
matemticas analticas: soma, subtrao, integral, derivada
O AO era a base do hardware do Computador Analgico
1. Amplificadores Operacionais (AOs)
1.2. Representao do Amplificador Operacional (AO)
Smbolo
1 entrada inversora
2 entrada no-inversora
3 sada
+ ++ +

Alimentao prov energia para o amplificador
Polarizao estabelece o ponto de operao (quiescente) do AO
na regio linear
Alimentao e polarizao geralmente realizadas atravs de fonte
simtrica de tenso (bipolar)
Alguns modelos de circuitos integrados (CIs) permitem alimentao
unipolar do AO
Obs: a numerao acima no est relacionada com
nenhum modelo de circuito integrado
Alimentao com fonte simtrica (bipolar)
Alimentao com fonte unipolar (monopolar)
1.3. Amplificador Operacional Ideal - Caractersticas
v
d
= (v
2
v
1
) = 0 um curto circuito virtual (sem corrente)
Ganho infinito em qualquer frequncia (A p/ )
i
1
= i
2
= 0 impedncia de entrada idealmente infinita
v
o
= A(v
2
v
1
) uma fonte ideal, ou seja, a tenso independe da
corrente de carga, i
o
, ou seja, a impedncia de sada nula (R
o
= 0)
Ganho de modo comum nulo
Exemplo 1 (exerccio 2.3 Sedra/Smith 5 ed.)
O circuito interno de um determinado AO pode ser modelado pelo
circuito mostrado na figura. Expressar v
3
em funo de v
1
e v
2
. Para o
caso de G
m
= 10 mA/V, R = 10 k e = 100, calcule o valor do ganho
em malha aberta A.
Resposta: v
3
= G
m
R(v
2
v
1
); A = 10.000 V/V.
Como possvel
implementar um circuito
para obter este
comportamento?
Circuito do Amp. Op. 741
Amplificador Op. Ideal em Malha Fechada
Configurao Inversora - Ganho de malha fechada
curto-circuito virtual
:
out
= A :
2
:
1
= A(:
d
)
:
d
=
:
out
A
u
Amplificador Op. Ideal em Malha Fechada
Configurao Inversora Resistncia de entrada
i
I
=
:
I
R
1

R
n

:
I
i
I
R
n
= R
1
1.3.1. Equao Geral do AO Ideal com Realimentaes
Inversora e No-Inversora
R
1
R
2
1
1
2
2
1
2
) 1 ( v
R
R
v
R
R
v
O
+ =
1.3.2. Equao Geral do AO Ideal com Realimentaes
Inversora e No-Inversora no Domnio s
Z
1
(s)
Z
2
(s)
) ( ) ( ]
) (
) (
1 [ ) (
1
1
2
2
1
2
s V
Z
Z
s V
s Z
s Z
s V
O
+ =
1.4. Circuitos com AO Configurao Invesora
Exemplo 2 (exemplo 2.2 Sedra/Smith 5 ed)
Supondo o AO ideal, deduzir uma expresso para o ganho em malha
fechada v
o
/v
i
do circuito da figura. Usar o circuito para projetar um
amplificador inversor com um ganho de -100 e impedncia de entrada
de 1 M. Por uma questo de limitao do circuito integrado, deve-
se utilizar resistores de at 1 M. Comparar esta configurao com o
amplificador com realimentao simples.
Exemplo 3 (exerccio 2.4 Sedra/Smith 5 ed)
Utilize o circuito da configurao inversora de um AO para projetar
um amplificador tendo um ganho de 10 e uma resistncia de entrada
de 100 k.
Alta resistncia de entrada desejvel
Configurao inversora considerada de baixa impedncia de
entrada
Altos valores de ganho e de R
1
(para resultar em valores de
entrada elevados) levam a valores irreais para R
1
, j que
R
2
=ganho.R
1
. Valores admissveis so 1 k (R
1
e R
2
) 1 M.
A resistncia de sada nula, dentro dos limites nominais, j que a
tenso de sada mantida constante at a corrente nominal.
Resposta:
R
1
= 100 k e
R
2
= 1 M
Efeito do Ganho de Malha Aberta Finito Amp. Inversor
Exemplo 4 (exemplo 2.1 Sedra/Smith 5 ed.)
Considere a configurao inversora com R
1
= 1 k e R
2
= 100 k.
Determinar:
a) o ganho em malha fechada para os casos em que A = 10
3
, 10
4
e
10
5
. Em cada caso, determinar o erro relativo em relao ao ganho
ideal para A = . Calcular tambm o valor da tenso no terminal da
entrada inversora (v

) quando v
i
= 0,1 volts.
b) se o ganho em malha aberta A variar de 100.000 a 50.000, qual
ser a correspondente variao percentual no valor do ganho em
malha fechada?
Amplificador Somador Ponderado
;
1
1
1
v
R
R
v
f
O
= ;
2
1
2
v
R
R
v
f
O
=
e v
R
R
v
n
n
f
On
; =
On O O O
v v v v + + + = ...
2 1
Por superposio de efeitos
) ... (
2
2
1
1
n
n
f f f
O
v
R
R
v
R
R
v
R
R
v + + + =
Pela lei das corrente de Kirchoff
n
i i i i + + + = ...
2 1
n
n
n
R
v
i e
R
v
i
R
v
i = = = ... ; ;
2
2
2
1
1
1
f
o
R
v
i =
) ... (
2
2
1
1
n
n
f f f
O
v
R
R
v
R
R
v
R
R
v + + + =
Exemplo 5 (exerccio 2.11 Sedra/Smith 5 ed.)
Projetar um amplificador no-inversor em malha fechada com ganho
2. Para uma mxima tenso na sada igual a 10 V, a corrente no
divisor de tenso deve ser de 10 A.
Circuito Seguidor de Tenso (buffer)
Resistncia de entrada infinita e resistncia de sada nula
Circuito isolador ou casador de impedncias ou seguidor de tenso
1
2
1
R
R
ganho + =

0
Resposta:
R
1
= R2 = 0,5 M.
1.5. Circuitos com AO Configurao No-invesora
Efeito do Ganho de Malha Aberta Finito Amp. No-inversor
I O
v
R
R
v ) 1 (
1
2
+ =
resulta em
Exemplo 6 (exerccios 2.9 e 2.11 Sedra/Smith 5 ed.)
Calcular a tenso de sada do circuito amplificador da figura utilizando
a superposio dos efeitos.
Amplificador Somador e Subtrator
Resposta:
1.6. Aplicaes Importantes de Amplificadores Operacionais
3 2 1
9 4 6 v v v v
O
+ =
Exemplo 7 (exemplo 2.5 Sedra/Smith 4 ed.)
A figura mostra um voltmetro de bobina mvel de baixo custo e alta
resistncia de entrada. Suponha que o fundo de escala do medidor
de bobina mvel seja de 100 A. Calcular a resistncia R para que a
leitura do fundo de escala seja alcana para v = 10 V.
Voltmetro com AO
Resposta: = k R 100
A corrente na bobina independe da resistncia interna do medidor.
Esta uma caracterstica desejada para um bom medidor.
O objetivo do amplificador de diferenas amplificar a diferena dos
dois sinais de entrada v
i1
e v
i2
. Um bom amplificador de diferenas
deve tambm rejeitar a componente de modo comum s duas
entradas, ou seja, o ganho de modo comum deve ser idealmente nulo.
Amplificador de Diferenas Simples
id i i O
v
R
R
v v
R
R
v
1
2
1 2
1
2
) ( = =
Ganho diferencial:
1
2
R
R
A
d
=
) 1 )( (
4
3
1
2
3 4
4
R
R
R
R
R R
R
v
v
A
icm
o
cm

+
= =
fazendo-se
3
4
1
2
R
R
R
R
=
resulta em ganho de modo comum nulo 0 =
cm
A
Este um amplificador com baixa impedncia de entrada
Altos valores de CMRR indicam alta seletividade na rejeio de
rudos de modo comum e uma caracterstica desejada em
amplificadores diferenciais
Qualquer impreciso nos valores dos resistores tornar o ganho de
modo comum no nulo. Este um problema crtico e sem soluo
prtica.
icm cm id d O
v A v A v + =
CMRR: Razo de Rejeio de Modo Comum (Common-Mode Rejection Ratio)
cm
d
A
A
CMRR log 20 =
Amplificador de Instrumentao
um amplificador de
diferenas mais preciso e
com elevado CMRR.
id O
v
R
R
R
R
v ) 1 (
1
2
3
4
+ = ) 1 (
1
2
3
4
R
R
R
R
A
d
+ =
1 2 i i id
v v v =
O
id
O
i i
d
v
v
v
v v
A =

=
1 2
Desvantagens:
Sinais esprios devido amplificao v
icm
de (1+R
2
/R
1
)
Exigncia do casamento entre R
1
e R
2
e ajuste do ganho atravs da
variao de dois resistores R
1
distintos
Circuito excelente Elimina desvantagens
) 1 (
1
2
3
4
R
R
R
R
A
d
+ =
Vantagens:
No amplificao de v
icm
e amplificao de v
id
de (1+R
2
/R
1
)
Ajuste do ganho atravs somente com 2R
1
e casamento entre R
1
e R
2
no
interfere na razo de rejeio de modo comum (CMRR)
) 1 (
1
2 2
3
4
R
R R
R
R
A
d

+
+ =
1.7. Resposta em Freqncia dos Amplificadores
(Sedra / Smith Cap. 1, item 1.6 5 Ed.)
Resposta em freqncia de um amplificador linear
Faixa de passagem (largura de faixa do amplificador)
) (
) (
) (

i
o
V
V
T =
= ) ( T
Funo de transferncia da rede:
Redes com constante de tempo simples (CTS): redes de primeira
ordem
) (
) (
) (
s V
s V
s T
i
o
=
Resposta em freqncia da rede:

j s
i
o
i
o
j s
s V
s V
V
V
s T T
=
=
= =
) (
) (
) (
) (
) ( ) (
Exemplos capacitivos:
Expresso grfica da resposta em freqncia: diagrama de Bode
Passa-baixas: diretamente acoplado ou amp. cc (CTS)
Classificao de Amplificadores pela Resposta em Freqncia
Passa-altas: capacitivamente acoplado ou amp. ca (CTS)
Passa-faixas: amps. sintonizados so de segunda ordem ou
ordens superiores, no so do tipo CTS
O decibel utilizado por praticidade grfica e numrica
v vdB
A A log 20 =
Decibel para ganho de tenso, A
v
, e para ganho de corrente, A
i
. Sejam A
v
e A
i
ganhos lineares, ento
e
i idB
A A log 20 =
Decibel para ganho de potncia, A
p
, sendo A
p
linear, ento
i v p
A A A = assim, por conveno
) (
2
1
) log 20 log 20 (
2
1
log 10
idB vdB i v p pdB
A A A A A A + = + = =
Conceito de decibel (dB)
Funo de Transferncia T(s)
Resposta em Freqncia (Funo
de Transferncia em regime
permanente senoidal) T(j )
Resposta em mdulo T(j )
Resposta em fase T(j )
Ganho cc (transmisso em = 0)
Transmisso para = (altas
freqncias)
Freqncia de corte (freq. de 3 dB)
Grficos de Bode
Passa-Baixas (PB) Passa-Altas (PA)
constante de tempo
Fig. 1 Fig. 2
Resposta em Frequncia para Redes CTS
Grficos de Bode para Rede PB (Fig. 1)
Grficos de Bode para Rede PA (Fig. 2)
Exemplo 8
Seja um sistema de primeira ordem (com Constante de Tempo
Simples CTS) com funo de transferncia (FT(s)). Determinar a
resposta em frequncia do sistema.
Resposta:
10
10
) (
+
=
s
s FT
|FT(j)| FT(j) |FT(j)|dB
0,1 1 0,6 0
1 0,995 5,7 0
10 45 3
100 0,0995 84,3 20
1000 0,01 89,4 40
2
1
1.8. Efeito da Faixa de Passagem do Ganho em Malha
Aberta do AO, A(), no Circuito Amplificador
Ganho em malha aberta de um AO tpico
b
s
A
s A

+
=
1
) (
0
b
j
A
j A

+
=
1
) (
0
Anlise para 10
b
:

j
A
j A
b 0
) ( =

b
A
j A
0
) ( =
b t
A
0
=

j
j A
t
) (

b
a frequncia de corte ou
faixa de passagem ou
frequncia de 3dB

t
a faixa de passagem de
ganho unitrio ou produto
ganho- faixa de passagem
quando 10
b
Resposta em frequncia dos amplificadores em malha fechada
t i
O
R R j
R R
j V
j V

/ ) / 1 ( 1
/
) (
) (
1 2
1 2
+ +

=
A R R
R R
V
V
i
O
/ ) / 1 ( 1
/
1 2
1 2
+ +

=
t i
O
R R j
R R
j V
j V

/ ) / 1 ( 1
/ 1
) (
) (
1 2
1 2
+ +
+
=
A R R
R R
V
V
i
O
/ ) / 1 ( 1
/ 1
1 2
1 2
+ +
+
=
Para Circuito Amplificador No Inversor
Para Circuito Amplificador Inversor
) / 1 /(
1 2 3 0
R R
t
dB
+ = =


) / 1 (
1 2 3 0
R R
t dB
+ = =
Exemplo 9 (exemplo 2.4 Sedra/Smith 5 ed.)
Considere o amplificador com f
t
= 1MHz. Calcule a frequncia de
3 dB dos amplificadores em malha fechada com os ganhos cc de
+1000, +100, +10, +1, -1, -10, -100, -1000. Esboce os mdulos das
respostas em frequncia para os ganhos de +10 e -10.
Ganho em MF R
2
/R
1
f
3dB
= f
t
/(1+ R
2
/R
1
)
+1000 999 1 kHz
+100 99 10 kHz
+10 9 100 kHz
+1 0 1 MHz
-1 1 0,5 MHz
-10 10 90,9 kHz
-100 100 9,9 kHz
-1000 1000 1 kHz
Resposta:
6
1 2
1 2
10 / ) / 1 ( 1
/ 1
) (
) (
R R jf
R R
j V
j V
i
O
+ +
+
=

amplificador no inversor:
6
1 2
1 2
10 / ) / 1 ( 1
/
) (
) (
R R jf
R R
j V
j V
i
O
+ +

amplificador inversor:
) / 1 /( 10
1 2
6
3
R R f
dB
+ =
para ambos amplificadores:
resposta em frequncia para o ganho (V
O
/V
i
):
V
O
/V
i
= +10 e R
2
/R
1
= 9
V
O
/V
i
= 10 e R
2
/R
1
= 10
1kHz 10kHz 100kHz 1MHz 10MHz
1.9. Saturao do Amplificador Operacional (AO)
A operao linear do AO ocorre em uma faixa limitada de tenso na
sada. A saturao ocorre para valores de 1 V a 3 V menores (em
mdulo) que as tenses de polarizao
Um AO polarizado com fontes simtricas de +15 V e 15 V (15 V)
ir saturar em torno de 13 V
A tenso de sada deve ser limitada atravs do sinal de entrada e
do ganho
Tenso nominal de sada (limites):
Tenso nominal de entrada (limites):
+

LIM O LIM
V v V
) ( ) (
ganho
V
I
ganho
V
LIM LIM
v
+

Saturao da Tenso de Sada
Limites da Corrente de Sada
A corrente est limitada a um valor nominal de projeto. Por exemplo,
o LM741 possui corrente nominal de sada de 20 mA
A corrente nominal de sada a soma da corrente da carga e da
corrente da malha de realimentao. A corrente de sada limitada
ao valor mximo nominal do AO automaticamente
Caracterstica de Transferncia com Saturao
ondas de
entrada
ondas
de sada
picos de sada ceifados devido
saturao
Exemplo 10 (exemplo 2.5 Sedra/Smith 5 ed.)
Considere o amplificador da figura cujo ganho de 10 V/V,
especificado para tenses de saturao de 13 V e limites de
corrente de 20 mA. A entrada do amplificador uma onda senoidal
de baixa frequncia com valor de pico V
p
e sua carga R
L
.
Determinar: a) a tenso e a corrente de sada do amplificador para
V
p
= 1V e R
L
= 1k ; b) a tenso e a corrente de sada do amplificador
para V
p
= 1,5V e R
L
= 1k ; c) para R
L
= 1k, qual o mximo V
p
para
que a sada no seja distorcida? d) para V
p
= 1 V, qual o valor de R
L
para que a sada no seja distorcida?
1.10. Imperfeies CC do Amplificador Operacional
Causas: AO um dispositivo diretamente acoplado; desequilbrio
entre; desequilbrio no estgio diferencial de entrada (interno ao AO),
conforme apresenta o modelo fsico da figura
Consequncia: Tenso de offset, V
OS
,na faixa de 1 a 5 mV
V
OS
pode ter polaridade positiva ou negativa e varia com a
temperatura (V/C)
Tenso de offset
A tenso de sada devido a V
OS
, independente da configurao
(inversora ou no inversora) ser

+ =
1
2
1
R
R
V V
OS O
Exemplo 11 (exerccio 2.23 Sedra/Smith 5 ed.)
Use o modelo fsico do AO para offset de tenso e esboce a
caracterstica de transferncia de malha aberta, v
O
versus v
Id
(v
O
=v
3
e v
Id
= v
2
v
1
), de um AO tendo A
O
=10
4
, nvel de saturao de
10 V e V
OS
de +5mV.
Resposta: H ainda alguns AO que
possuem autocompensao
interna e outros que provem
pinos externos para realizao
de compensao de offset,
como na figura
Exemplo 12 (exerccios 2.24 e 2.25 Sedra/Smith 5 ed.)
Considere um circuito amplificador inversor com ganho cc de 1000,
construdo com um AO com tenso de offset de +3 mV e nveis de
saturao de 10 V. (a) Qual o valor de pico do sinal senoidal de
entrada que pode ser aplicado sem ocorrncia de saturao na
sada? (b) Se o efeito de V
OS
for anulado temperatura de 25C, qual
a maior amplitude que pode ser aplicada se 1) a temperatura no
variar; 2) a temperatura variar de 0C a 75C e o coeficiente de
temperatura de V
OS
for de 10 V/C? Considere, daqui em diante, que
o amplificador capacitivamente acoplado (figura da pg. seguinte).
(c) Qual o valor da tenso cc de offset na sada e qual o valor
aproximado que poder ser aplicado na entrada sem que ocorra
ceifamento (saturao) na sada? H necessidade de compensao?
(d) Se R
1
= 1k e R
2
= 1M, obtenha o valor do capacitor de
acoplamento C
1
que assegurar que o ganho seja maior que 57 dB
acima de 100 Hz.
Respostas: (a) 7 mV ; (b) 10 mV; 9,75 mV (p/ 0C) e 9,5 mV (p/ 75C); (c) 3 mV,
10mV, no necessrio corrigir o offset; (d) 1,6 F.
Causas: as correntes de polarizao dos transistores de entrada
internos ao AO (I
B1
e I
B2
) so essenciais para sua operao. A
diferena entre as correntes de polarizao de entrada produz a
corrente de offset de entrada (I
OS
)
Consequncia: tenso de sada devido a I
OS
.
Correntes de offset e de polarizao de entrada
2
2 1 B B
B
I I
I
+
=
2 1 B B OS
I I I =
A correo da tenso de offset V
O
devido s correntes de polarizao
I
B
pode ser obtida por meio de um resistor R
3
conectado entre o terra
e o terminal da entrada no inversora
B O
I R V
2
=
) / (
1 3 2 1 2 3 2
R R I I R R I V
B B B O
+ =
considerando-se I
B1
= I
B2
= I
B
)] / 1 ( [
3 2 3 2
R R R R I V
B O
+ =
para que V
O
= 0 ento
2 1
2 1
2 1
3 2
2
3
//
/ 1
R R
R R
R R
R R
R
R =
+
=
+
=
considerando-se I
B1
= I
B
+ I
OS
/2 e I
B2
= I
B
I
OS
/2 na primeira expresso
de V
O
resulta
OS O
I R V
2
=
A resistncia R
3
conectada no terminal positivo deve ser igual
resistncia cc vista pelo terminal negativo
O termo resistncia cc implica em que um amplificador com
acoplamento ca (exemplo da figura) deve apresentar R
3
= R
2
A resistncia cc vista pelo terminal inversor do amplificador
capacitivamente acoplado R
2
; portanto R
3
escolhida com valor
igual a R
2
Sempre devemos proporcionar um caminho cc entre cada um dos
terminais do AO e o terra, a fim de prover corrente de polarizao,
caso contrrio o AO no funcionar. Na figura a seguir, o circuito no
funcionar sem o resistor R
3
. Infelizmente R
3
reduz consideravelmente
a impedncia de entrada o circuito
Exemplo 13 (exerccios 2.26 Sedra/Smith 5 ed.)
Considere o amplificador inversor com R
1
= 10k e R
2
= 1M,
I
B
=100nA e I
OS
=10nA. Determinar a tenso de offset V
O
e a resistncia
R
3
a ser conectada no terminal no inversor a fim de minimizar a
tenso de offset na sada. Qual o novo valor de V
O
aps a
colocao de R
3
? Resposta: 0,1 V; 9,9k (10k ); 0,01 V.
1.11. Circuitos Integradores e Diferenciadores
Circuito Integrador Inversor Integrador Miller

+ =
t
i C C
dt t v
RC
V t v
0
0
) (
1
) (

= =
t
i C O C O
dt t v
RC
V t v t v t v
0
0
) (
1
) ( ) ( ) ( se V
C0
= 0 ento

=
t
i O
dt t v
RC
t v
0
) (
1
) (
;
1
) (
) (
sCR s V
s V
i
O
= ;
1
) (
) (
CR j j V
j V
i
O

= ; 90
1
o
i
O
e
CR V
V
+ = =
CR
1
int
=

int
a frequncia do integrador, que o inverso da constante de
tempo do integrador (RC)
o
90 + =
t
RC
V
V t v
OS
OS O
+ = ) (
O funcionamento do circuito integrador inversor prejudicado pela
presena da corrente e da tenso de offset cc na entrada do AO,
resultando em impreciso e saturao
tenso de offset cc correntes de polarizao e de offset
Exemplo 14 (exemplo 2.7 Sedra/Smith 5 ed.)
Ache o sinal de sada produzido por um integrador Miller em resposta
a um pulso de entrada com amplitude de 1 V e largura de 1 ms (figura
a). Seja R = 10k e C = 10 nF. Se o capacitor C estiver em paralelo
com um resistor de 1 M, como se modificar a resposta de sada?
O AO satura em 13 V e a tenso inicial do capacitor nula.
Resposta:

=
t
i O
dt t v
RC
t v
0
) (
1
) (
Entre 0 e 1 ms e V
C0
= 0
ms k n RC 1 , 0 10 10 = =
t dt
m
t v
t
O

= =
0
3
10 10
1 , 0
1
) (
V ms v e V v
O O
10 ) 1 ( 0 ) 0 ( = = (figura b)
dt
dv
C
R
v
R
v
O
F
O i
+ =
RC
v
C R
v
dt
dv
i
F
O O
= +
3
10 10 100 = +
O
O
v
dt
dv
) 1 ( 100 ) (
10 / ms t
O
e t v

= V v
O
0 ) 0 ( =
) 1 ( 100 ) 1 (
10 / 1
= e ms v
O
V ms v
O
5 , 9 ) 1 ( = (figura c)
Os efeitos das correntes e das tenses de
offset de entrada foram desconsiderados
O efeito da corrente e da tenso de offset cc na entrada do AO pode
ser reduzido atravs do resistor de realimentao R
F
F
F
i
o
sCR
R R
s V
s V
+
=
1
/
) (
) (
(R
F
/R)
dB
90
O
180
O

0
/10
0
10
0
F
F
i
o
CR j
R R
j V
j V

+
=
1
/
) (
) (
A frequncia de corte
0
= 1/CR
F
O comportamento do integrador Miller reproduzido para amplitude
e fase a partir de 10
0
Quanto menor os valores de C e R
F
, maior ser a frequncia de corte

0
= 1/CR
F
. , tornando o circuito efetivamente integrador para
frequncias a partir de 10
0
= 10/CR
F
.
Quanto maior o valor de R
F
, maior ser a tenso de sada devido
aos valores de offset na entrada do AO: v
0
= [V
0S
(1 + R
F
/R)+ I
0S
R
F
]
(considerando-se a presena de um resistor R
3
= R
F
//R entre o
terminal no inversor do AO e o terra)
H um compromisso entre o desempenho cc e o desempenho de
sinal (ca)
Exemplo 15
Um circuito integrador com resistncia de realimentao R
F
apresenta
os seguintes valores. R = 10k, R
F
= 100k e C = 1,6 nF. A partir de
qual frequncia o circuito apresentar o mesmo comportamento de
amplitude e fase do integrador Miller? Resposta:
6
10 160 1
10
100 6 , 1 1
10 / 100
) (
) (

+
=
+
=

j k n j
k k
j V
j V
i
o
s rad
k n
/ 6250
100 6 , 1
1
0
=

=
Hz f 995 2 /
0 0
=
0 int
10 f f
Hz f 9950
int

A frequncia de corte f
0
995 Hz
Para f
0
9950 Hz tem-se atenuao de 20dB/dec e fase de
aproximadamente 90

, (9950Hz) 95,7
O
, como no integrador Miller
Circuito Diferenciador Inversor Diferenciador Inversor Elementar
o
i
O
e CR
V
V
90 = =

dif
a frequncia do diferenciador e o inverso da sua constante de
tempo (RC)
O diferenciador inversor elementar por natureza um amplificador de
rudos por apresentar elevadssimos ganhos em altas frequncias
O elevado ganho para rudos e a instabilidade gerada pelo zero na
origem torna o circuito amplificador diferenciador inversor elementar
pouco vivel na prtica
dt
t dv
C t i
i
) (
) ( =
) ( ) ( t Ri t v
o
=
dt
t dv
RC t v
i
o
) (
) ( =
sCR
s V
s V
i
O
=
) (
) (
CR j
j V
j V
i
O

=
) (
) (
O efeito do elevado ganho em alta frequncia pode reduzindo pela
conexo de um resistor R
1
em srie com o capacitor de entrada
C R
s
s
R
R
s V
s V
i
o
1
1
2
1
) (
) (
+
=
(R
2
/R
1
)
dB

0
/10

0
10
0
A frequncia de corte
0
= 1/CR
1
O comportamento do diferenciador inversor elementar reproduzido
para amplitude e fase para frequncias abaixo de
0
/10

j
C R
j
R
R
j V
j V
i
o
+
=
1
1
2
1
) (
) (
90
O
180
O
Exemplo 16 (exerccio 2.30 Sedra/Smith 5 ed.)
Projete um diferenciador elementar que tenha uma constante de
tempo de 10
2
s e uma capacitncia de entrada de 0,01 F. Qual o
mdulo e a fase desse circuito em 10 rad/s e em 10
3
rad/s? A fim de
limitar o ganho em alta frequncia do circuito diferenciador em 100,
um resistor associado em srie com o capacitor. Determinar o valor
do resistor necessrio.
Resposta: C = 0,01 F; R
2
= 1 M; para = 10 rad/s: |V
O
/V
I
|= 0,1 V/V e
= 90

; para = 1000 rad/s: |V

O
/V
I
|= 10 V/V e = 90. R
1
= 10 k.
o
i
O
e
V
V
90 01 , 0 = =

j
j
j V
j V
i
o
+
=
4
10
100
) (
) (
1.12. Mxima Taxa de Variao da Tenso de Sada
(slew rate)
Slew rate (SR) a mxima taxa com que a tenso de
sada pode variar (mxima derivada da tenso de sada).
SR usualmente dado na faixa de V/s
mx
dt
dv
SR
0
=
Se um sinal demandar uma taxa de variao na tenso de sada
maior que SR, o AO limitar a variao da tenso de sada em SR
Para ilustrar: se um degrau de tenso com amplitude V aplicado na
entrada de um circuito amplificador seguidor de tenso, a sada no
ser um degrau de tenso, mas uma rampa com inclinao SR
t i
O
R R s
R R
s V
s V
/ ) / 1 ( 1
/ 1
) (
) (
1 2
1 2
+ +
+
=

0
t i
O
s s V
s V
/ 1
1
) (
) (
+
=
s
V
s V
i
= ) (
) 1 ( ) (
t
O
t
e V t v

=
) 1 ( ) (
t
O
t
e V t v

=
Por outro lado, a sada do circuito tambm limitada pela faixa de
passagem do AO, deste modo, se
t
V SR, a inclinao da sada
ser a curva exponencial v
O
, determinada pela faixa de passagem
Exemplo 17 (exerccio 2.21 Sedra/Smith 5 ed.)
Um AO com SR de 1 V/s e faixa de passagem de ganho unitrio f
t
de
1 MHz est conectado na configurao seguidor de tenso.
Determinar o maior valor possvel para o degrau de tenso na entrada
para o qual a forma de onda da tenso de sada seja uma rampa
exponencial. Para este valor, qual o tempo de subida de 10% a 90%
do valor final da tenso de sada (
r
2,2)? Se for aplicado um
degrau de tenso dez vezes maior na entrada, determine o tempo de
subida de 10% a 90% do valor final da tenso de sada.
Resposta: 0,159 V; 0,35 s; 1,27 s.
Faixa de Passagem Finita do Ganho em Malha Aberta do AO, A():
fenmeno linear de regime permanente que no leva distoro da
forma de onda senoidal da entrada
Limitao por SR: fenmeno no linear em regimes transitrio e
permanente que pode resultar na distoro da forma de onda senoidal
da entrada se v
O
variar a uma taxa superior ao SR
Faixa de Passagem a Plena Potncia (
M
)
Seja um circuito amplificador seguidor com ganho unitrio, tenso de
entrada v
I
e tenso de sada v
O
t V
dt
t dv
dt
t dv
t V t v
i
I O
i I

cos
) ( ) (
; sin ) (

= =
=
Se , a forma de
onda da tenso na sada
ser distorcida como na
figura
SR V
i

Faixa de Passagem a Plena Potncia (f

M
): dado de catlogo que
indica a frequncia na qual a tenso de sada senoidal com valor de
pico nominal mximo comea a distorcer em virtude do SR
Seja V
Omx
o valor de pico nominal mximo da tenso, tem-se:
SR V
Omx M
= portanto
Omx
M
V
SR
f
2
=
Sadas senoidais com amplitudes menores que V
Omx
apresentao
distoro em razo de SR para frequncias acima de
M
O Omx M
V SR V = = portanto

M
Omx O
V V
Exemplo 18 (exerccio 2.22 Sedra/Smith 5 ed.)
Um AO tem tenso de sada nominal de 10 V e SR de 1 V/s. Qual a
faixa de passagem a plena potncia (f
M
)? Se um sinal senoidal com
frequncia f = 5f
M
for aplicado entrada de um circuito seguidor com
ganho unitrio, qual a amplitude mxima possvel que pode ser
acomodada na sada sem que ocorra distoro produzida por SR?
Resposta: 15,9 kHz; 2 V (pico).
Refazer todos os exemplos (exemplos 1 a 18) deste captulo sem
consultar a soluo e depois conferir os resultados e/ou a soluo
Microeletrnica (Sedra ; Smith 5 ed.) Exerccios (pag. 41 at
pag. 73): 2.2; 2.5; 2.6; 2.7; 2.8; 2.12; 2.13; 2.14; 2.15; 2.16; 2.17;
2.18; 2.19; 2.20; 2.27; 2.28; 2.29
Microeletrnica (Sedra ; Smith 5 ed.) Exerccios propostos
(pag. 80 em diante): 2.1; 2.6; 2.8; 2.9; 2.12; 2.14; 2.16 at 2.19; 2.21;
2.23; 2.24; 2.26 at 2.30; 2.36; 2.37; 2.38; 2.42; 2.44 at 2.49
Sugesto de Exerccios para Resolver
Pginas da internet para consulta
www.prenhall.com/sedra_br
www.sedrasmith.org