Captulo XIV.

El PLL

Pgina 1

14
EL P.L.L.
1 OSCILOSCOPIO TEKTRONIX TDS410
1.11.21.31.41.51.6Estructura de mens. Proceso de aprendizaje. Algunas precisiones. El osciloscopio como Analizador de Espectros. Algunos conceptos sobre la FFT. Obtencin de la FFT de una seal.

2 CONOCIMIENTO BASICO DEL P.L.L 4046

2.1.- Descripcin tcnica del P.L.L CD 4046 2.2.- Comparadores de fase 2.3.- Comparador de fase II 2.4.- Oscilador controlado por voltaje (VCO) 2.5.- Aplicaciones del P.L.L.

CD

3.- REALIZACIN DE LA PRCTICA

3.1 - Normas generales. 3.2 - Estudio del P.L.L 4046 3.3 - Estudio del contador cd 4017 ms el 4001 como divisor de frecuencias 3.4 - Combinando el P.L.L con el divisor.

Captulo XIV. El PLL

Pgina 2

1.- OSCILOSCOPIO TEKTRONIX TDS410

1.1 ESTRUCTURA DE LOS MENS
Los osciloscopios Tektronix de la serie TDS, funcionan a base de Mens. Digamos que hay tres niveles de Men. El 1 est representado por las teclas de la cartula que nos permiten seleccionar el tema principal: amplitudes, tiempos, trigger, displays, medidas, cursores, forma de adquisicin, etc. El 2 nivel est formado por las teclas situadas en la parte inferior de la pantalla, se le suele llamar men principal, nos da las distintas opciones de cada una de las teclas de la cartula. El 3er nivel lo forman las teclas de la parte derecha de la pantalla. Se le suele llamar submen o men lateral, nos da las distintas opciones de cada tecla del men principal. Cuando se quiere realizar una funcin se ha de principiar por ver en qu tecla estar y luego en cada tecla del men hemos de pulsar las teclas del men principal y del submen para ver las opciones.

1.2- PROCESO DE APRENDIZAJE.

Para iniciarte en el manejo de este osciloscopio aplica a su entrada una seal cualquiera. Luego pulsa autoset. Una vez tienes la seal en la pantalla ve analizando los mens de cada una de las teclas del 1er nivel, viendo las posibilidades de cada uno de ellos, para luego pasar a ver los submens de cada tecla del men principal. En el caso de perderte, vuelve a pulsar el autoset. Nota: Se ha de llegar a poder prescindir del autoset, pues hay casos en que no funciona, por ser una seal muy pequea o no ser repetitiva.

Captulo XIV. El PLL

Pgina 3

1.3-ALGUNAS PRECISIONES.
El botn select se utiliza para hacer las variaciones dentro del ltimo men pulsado. Ten en cuenta que hay mandos comunes, por ejemplo, para los canales verticales. Al mover dichos mandos actan slo para el canal seleccionado, o ltimo pulsado. En la parte superior de la pantalla aparece una lnea de puntitos que indica el conjunto de muestras de la memoria. El parntesis indica la parte de la memoria que estamos visualizando en la pantalla, que puede ser una parte muy pequea cuando se utiliza el Zoom. Hay tambin dos rayitas verticales que indican la posicin de los cursores. Cuando movemos los cursores en sus desplazamientos verticales u horizontales, podemos aumentar la velocidad, pulsando antes la tecla shift. La letra seguida de unos nmeros indican la diferencia, de tensiones o tiempos entre los dos cursores. Los nmeros que siguen a la letra @ son valores absolutos de tensin o tiempo. Para borrar las formas de onda pulsar el canal y luego waveform off. Para suprimir la FFT pulsar Math y Waveform off. Notas: 1 Cuando en el texto encontramos una flecha despus de un men, significa pulsar el men que sigue. 2 Para una velocidad dada, si cambias el nmero de muestras, variar el tiempo que necesita para hacer un barrido. A ms muestras ms tiempo. 3 Al aumentar la base de tiempos, disminuye la velocidad de muestreo (muestras/s).

1.4- EL OSCILOSCOPIO COMO ANALIZADOR DE ESPECTROS.

Este osciloscopio, adems de mostrarnos la seal en funcin de tiempo , nos puede mostrar la seal en funcin de la frecuencia.

Captulo XIV. El PLL

Pgina 4

Entre las funciones matemticas que puede realizar con las formas de onda, la principal es la transformada rpida de Fourier (FFT). NOTA: Este curso no se estudias las modulaciones digitales, en que se necesitaba ver las seales en funcin de la frecuencia, pero se pedir el saber obtener la FFT de una seal y medir frecuencias y niveles.

1.5 ALGUNOS CONCEPTOS SOBRE LA FFT.

Un osciloscopio de memoria toma una serie de muestras de la seal en cada barrido de la base de tiempos. Si es en tiempo real, la seal obtenida est formada por los puntos adquiridos en un barrido. Es el llamado registro de datos. Lgicamente, para una velocidad dada de adquisicin, a ms tiempo ms datos tendremos. El n mximo de muestras almacenado depende de la capacidad de la memoria. Para obtener la FFT, este osciloscopio utiliza como mximo los 10.000 primeros puntos adquiridos,. Nota: En la grfica de la FFT slo aparece la de los puntos utilizados, pues el espectro de frecuencias es simtrico y se elimina una mitad. Al hacer la FFT hay la posibilidad de elegir el n de puntos que queremos almacenar al hacer la adquisicin. (Esto se elige en la base de tiempos). Lo ms normal es elegir entre unos 5.000 y 15.000 puntos. Elegido este nmero, automticamente se ajusta la velocidad de muestreo, para darnos el nmero de puntos deseado. Luego veremos que, mediante el Zoom podemos mostrar en pantalla una parte de la FFT obtenida, para mejor ver los armnicos o los detalles. Tambin es importante hacer la adquisicin en Modo de alta resolucin (Hi Res) que permite eliminar el ruido y obtener mayor resolucin. (Pasa de 8 a 12 bits). En Hi Res hace el promedio de cada 10 muestras seguidas. O sea utiliza el promediado en cada adquisicin, en tiempo real.

1.6- OBTENCIN DE LA FFT DE UNA SEAL.

1. Visualiza la seal en la pantalla de forma que aparezcan unos 20 periodos.

Captulo XIV. El PLL

Pgina 5

2. Pulsa el men de adquisicin: (shift RUN/STOP). Luego: Mode Hi Res. 3. Pulsa: Men horizontal Record Length 5.000 4. Pulsa: More FFT Set FFT source to Ch.1 Set FFT vertical Scale to dBV Rms Set FFT Window to Black Harris OK. 5. Pulsa: Zoom Mode ON. 6. Gira el botn principal de la Base de tiempos a la derecha para visualizar una parte del espectro. Aparece un parntesis que va abarcando cada vez una menor parte del total. 7. Con el mando de posicin de la base de tiempos sita el inicio de adquisicin de datos al inicio del parntesis. 8. Sita los cursores dentro de parntesis y encima del 1 y 2 armnico. Para ello: Cursoresluego con el Botn select situarlos. 9. Pulsar: CursoresFunction Paired Horiz. Units Base. De esta forma podremos hacer lecturas de niveles y de diferencia de niveles en dB Si en vez horiz.. pulsamos vertical podremos medir frecuencias y diferencia de frecuencias.

2.- FUNCIONAMIENTO BSICO DEL PLL CD 4046

El diagrama de bloques de un PLL se muestra en la figura 1.

Captulo XIV. El PLL Fig. 1 Diagrama de bloques del PLL. Consta fundamentalmente de tres bloques: - Comparador de fase. - Filtro paso bajo. - Oscilador controlado por voltaje (VCO). Vamos a explicar el funcionamiento del CD 4046.

Pgina 6

Tanto la salida del comparador de fase como la del VCO, son digitales, o sea, slo pueden tomar los valores "0" (0 voltios) "1" (tensin de alimentacin). El comparador de fase examina la frecuencia de la seal de entrada ( fi ) y la compara con la frecuencia de la seal de salida del VCO ( fo ). Si fi > fo, en su salida aparece un "1". Si fi < fo, aparece un "0". Si no hay seal en la entrada, la salida est tambin a "0". El filtro paso bajos es del tipo RC:

El VCO (Oscilador Controlado por Voltaje) es un dispositivo que entrega una seal cuadrada cuya frecuencia depende de la tensin que tiene en su entrada segn una funcin del tipo representada en la Ilustr. 3

Ilustr.3 Funcin de transferencia del VCO

Captulo XIV. El PLL

Pgina 7

Cuando estos tres dispositivos se empalman para trabajar como un PLL, actan de la siguiente forma:

Figura 4 Diagrama en bloques del PLL. Supongamos que inicialmente la seal de entrada es "0". En la salida del comparador habr un "0" y en la salida del filtro tendremos 0 voltios, por lo que el VCO oscilar a una f mnima y el sistema estar en el punto A ( Fig. 5)

Figura 5 Funcin de transferencia del

Si ahora introducimos una seal de frecuencia fi mayor que la fo mnima, la salida del comparador pasar a "1", y el condensador del filtro se ir cargando y la frecuencia del VCO (fo) ir aumentando, evolucionando el sistema hacia el punto B. Este proceso seguir hasta que fo>f1. En este momento la salida del comparador pasa a "0", con lo que el condensador empieza a descargarse a travs de R. Pero en cuanto baja la tensin Vd que se aplica al VCO, fo tambin baja, pasando de nuevo a que fo sea menor que f1 y por tanto a que la salida del comparador pase de nuevo a sacar un1aumentando de nuevo la frecuencia del VCO. Desde este momento, si no se cambia la frecuencia de entrada, el sistema permanecer oscilando alrededor del punto B. Debido a la rapidez con que se repite este ciclo, la salida del comparador no tiene nivel definido y la salida del filtro permanece alrededor de la tensin V1, necesaria para que el VCO oscile a la misma frecuencia que la seal de entrada.

Captulo XIV. El PLL

Pgina 8

Cuando el PLL ha llegado a este estado se dice que est en "lock" (enganchado). A partir de este punto la frecuencia de salida del VCO seguir a la de entrada, siempre que sta no salga del margen (fmn - fmx). "Rango de captura" (fc) es el rango de frecuencia de la seal de entrada sobre las que el PLL engancha, si inicialmente estaba fuera de los mrgenes. "Rango de enganche" (fe).es el conjunto de frecuencias de la seal de entrada, en las cuales el PLL permanecer en "locked", estando inicialmente enganchado. Para todo PLL en general, el rango de captura es < que el rango de enganche. En nuestro PLL, debido a las caractersticas internas del comparador de fase ,la frecuencia de captura y de enganche son las mismas Hay que hacer notar que siempre que el PLL est enganchado, en la salida del filtro habr la tensin correspondiente a la frecuencia de entrada, segn la funcin inversa de la figura 6. ( Tensin en funcin de la frecuencia)

Figura 6 Funcin de transferencia inversa. Por lo tanto el PLL puede utilizarse como convertidor frecuencia a tensin.

2.1.- DESCRIPCIN TCNICA DEL PLL COS/MOS

La figura 7 muestra el diagrama de bloques del Cos/Mos. CD 4046A el cual ha sido realizado en un solo c.i. monoltico. La estructura de bloques del PLL consta de: Un oscilador lineal de bajo consumo controlado por voltaje (VCO) Dos comparadores de fase diferentes y teniendo un amplificador de entrada comn.

El VCO se puede conectar , bien directamente o bien a travs de unos divisores, a la entrada de los comparadores de fase.

Captulo XIV. El PLL

Pgina 9

El filtro paso bajo, teniendo en cuenta que ciertos componentes no son integrables y que la configuracin cambia de una aplicacin a otra, hay que realizarlo mediante componentes externos

Figura 7 Diagrama en bloques del PLL COS/MOS CD4046.

2.2.- COMPARADORES DE FASE

Muchos sistemas PLL utilizan un mezclador balanceado compuesto de amplificadores analgicos bien controlados para la parte del comparador de fase. Pero los amplificadores analgicos con caractersticas de ganancia bien controlada no se pueden realizar fcilmente utilizando tecnologa COS/MOS. Por este motivo en el diseo con COS/MOS se utilizan comparadores de fase de tipo digital. Ambos comparadores de fase estn gobernados por una configuracin amplificadora de entrada comn a los dos comparadores, compuesta de una etapa de polarizacin y 4 etapas amplificadoras inversoras, (figura 8). La entrada de seal al comparador de fase (terminal 14) puede ser acoplada directamente con tal que los valores de la seal estn dentro de los niveles lgicos COS/MOS (cero lgico = 30% de (VDD - VSS); uno lgico = 70% de (VDD - VSS).

Captulo XIV. El PLL

Pgina 10

Para variaciones ms pequeas de la seal, se debe acoplar la seal capacitivamente al amplificador de autopolarizacin para asegurar una seal suficiente a los comparadores de fase.

2.3.- COMPARADOR DE FASE II

Es un circuito de memoria digital R - S controlado por flancos; consistente en 4 flip-flops controlados por puertas y salida en tri-state compuesta por un FET "n" y otro "p" con un punto comn, como puede verse en la figura 8. Este tipo de comparador de fase acta nicamente en los flancos positivos de las seales. El ciclo de trabajo, no tiene importancia, puesto que el sistema PLL se controla por transiciones positivas. Si la frecuencia de la seal de entrada es mayor que la proveniente del VCO, el transistor "p"(superior) conduce, y en caso contrario es el transistor "n" el que conduce. Si las frecuencias de la seal (14) y la proveniente del VCO (3) son las mismas, pero la seal de entrada retrasa respecto a la proveniente del VCO, el FET tipo n conduce por un tiempo igual a la diferencia de fase. Si la fase de la seal adelanta, es el tipo " p " el que se pone en conduccin por un tiempo igual a la diferencia de fase. Consecuentemente el voltaje del condensador de filtro paso bajo, conectado a este tipo de comparador de fase se reajusta hasta que la seal (14) y la entrada del comparador (3) son iguales en frecuencia y en fase.

Captulo XIV. El PLL

Pgina 11

Figura 8 Comparador de fase. En este punto estable ambos transistores estn al corte, y la seal a la salida de la pata uno (" Phase pulses ") es "1", indicando una condicin de " enganchado ". As, para el comparador de fase II no existe diferencia de fase entre la seal de entrada y la salida de VCO en todo el rango de frecuencias del VCO. Hay que hacer notar que para este tipo de comparador el rango de frecuencias de " lock " abarca todo el rango de frecuencias del oscilador.

2.4.-

OSCILADOR CONTROLADO POR VOLTAJE (VCO).

La figura 9. Muestra el diagrama esquemtico del VCO. Para asegurar el bajo consumo (70 w) es deseable que el filtro paso bajo consuma poco. Por ejemplo, en un filtro RC, esta condicin requiere utilizar un alto valor de R y un pequeo valor de C. (Por esta misma razn todas las resistencias exteriores son mayores de 10 K) La entrada del VCO tampoco debe cargar o modificar las caractersticas del filtro paso bajos. Por esto en el diseo se utiliza un MOSFET, canal n en la

Captulo XIV. El PLL

Pgina 12

configuracin de entrada, presentando una impedancia de entrada casi infinita, y por tanto un elevado grado de libertad en la eleccin de los componentes del filtro. El circuito del VCO, mostrado en la Figura 9 opera del modo siguiente: Cuando la entrada de inhibicin est en "low" (pata 5 a masa) P3 pasa a plena conduccin, conectando efectivamente las fuentes de P1 y P2 a VDD . Nota: Las P indican Mosfet canal P y las N indican que es canal N. Los transistores P1 y P2 tambin conducirn por tener la puerta a cero voltios, al estar unida a masa a travs de R2. La corriente que pasa por P1 depende de la impedancia que presente R2//(R1+ la impedancia de N1) y de la tensin de alimentacin Vdd. La corriente que pasar por P2 es la corriente imagen o espejo de la que pasa por P1, por tanto, es igual a la que pasa por P1. La corriente que pasa por P2 es la que cargar el condensador C1 alternativamente a travs de ( P5 y N2) o de (P4 y N3). Cuando el condensador se carga a la tensin de la fuente se produce la conmutacin a travs de la serie de puertas, que cambiarn las polarizaciones de los transistores P5, N3 y P4, N2. Recordemos que cuando conectamos la entrada (pata 14) a masa se descarga el condensador de filtro y en la pata 9 tenemos un cero. Con la pata 9 a cero el transistor N1 no conduce, pues el tipo n conduce con tensin positiva en la puerta, por tanto la impedancia que presenta la Rama N1- R1 es infinita. La corriente que pasar por P1 ser mnima y depender nicamente de R2. La corriente espejo por P2, que carga el condensador tambin ser mnima y por tanto el tiempo de carga ser mximo y la frecuencia de oscilacin mnima: fo= 2K/C1.R2 Vemos pues que la frecuencia mnima slo depende de C1 y R2 aunque tambin de la tensin de alimentacin, porque K depende de dicha tensin. (Ver fig. 12) La frecuencia de oscilacin mxima depender bsicamente de R1. Si disminuimos R1 aumentar la corriente por P1 y por tanto P2 y el condensador C1 se cargar en menos tiempo (mxima frecuencia).

Captulo XIV. El PLL CONSECUENCIAS: Si aumentamos R1 bajar la frecuencia mxima. Si aumentamos R2 bajar la frecuencia mnima.

Pgina 13

Si aumentamos R1 y R2 tendremos un margen ms pequeo de trabajo. Variando una y otra resistencia podemos variar el margen de enganche. La R1 es un potencimetro. La R2 es sustituible. La R4 es un potencimetro que sirve para que el filtro de una continua sin rippler. N1 junto con la resistencia exterior R1 forman una configuracin de seguidor por fuente. Mientras R1 es al menos un orden de magnitud superior a la resistencia de conduccin de N1, la corriente a travs de R1 es linealmente dependiente del voltaje de entrada del VCO. Esta corriente fluye a travs de P1, el cual junto con P2 forman un circuito de " corriente imagen ". La resistencia exterior R2 aade una corriente constante adicional a travs de P1; esta corriente desplaza la frecuencia de operacin del VCO para seales de entrada en el VCO de cero voltios. En el circuito de "corriente imagen" la corriente de P2 es efectivamente igual a la corriente de P1 independientemente del voltaje de drenador en P2 (Esta condicin es verdadera s P2 se mantiene en saturacin. En el circuito mostrado, P2 est en saturacin bajo todos los posibles modos de operacin.

Captulo XIV. El PLL

Pgina 14

Figura 9 Esquema del VCO. El flip-flop de set/reset compuesto por las puertas G1 y G2 pone en conduccin P4 y N3 o bien P5 y N2. Un lado del condensador externo C1 es, por tanto, mantenido a masa, mientras el otro lado es cargado por la corriente constante suministrada por P2. Tan pronto como C1 se carga hasta el punto en el cual se produce el cambio en los inversores 1 y 5, el flip-flop cambia de estado. El lado cargado del condensador es ahora descargado en masa. El otro lado en el instante del cambio se hace negativo respecto al lado que ha quedado conectado a masa, ya que el condensador no se descarga instantneamente, y descarga rpidamente a travs del diodo drenador-substrato del transistor canal n que est en "off". Inmediatamente se inicia un nuevo medio ciclo. Como los inversores 1 a 4 y 5 a 8 tienen el mismo punto de cambio, el VCO tiene un 50% de duracin en cada semiciclo.

Captulo XIV. El PLL Los inversores 1 a 4 y 5 a 8 tienen varios fines:

Pgina 15

1) Conformar la rampa de entrada procedente del condensador C1 a una ms rpida en la etapa de entrada del flip-flop. 2) Mantener una baja disipacin a travs de dispositivos de alta impedancia. 3) Proporcionar un retardo entre el set/reset del pulso de disparo del flip-flop para asegurar una adecuada continuacin. Con el fin de no cargar el filtro paso-bajo est prevista una salida por seguidor de emisor de la entrada del VCO (salida de demodulacin fig.7). Si se usa esta salida, debe conectarse una resistencia, Rs, de 10 K o ms, desde el terminal 10 a masa. Si no se usa este terminal permanecer abierto. (Nosotros no lo utilizamos) Un cero en la entrada de inhibicin permite actuar el VCO y el seguidor de fuente, mientras un uno lgico desconecta ambos y minimiza la potencia de consumo al mnimo estndar.

2.5 APLICACIONES DE LOS PLL

- Como sintonizador de frecuencias (multiplicador). - Como modulador de FM. En la caracterstica V-F del PLL. Si le aplicamos una tensin V1, nos dar una frecuencia f1. Pero si ahora le aadimos una moduladora, las distintas amplitudes de sta nos darn unas variaciones de la frecuencia de la portadora. - Como sintonizador de receptores para no perder la frecuencia sintonizada. - En la modulacin FSK (Prctica 1) a un nivel lgico cero nos dar una frecuencia. Ejemplo. Introduce en la pata 9, mediante un generador, un nivel de continua (offset) y superpuesta una seal cuadrada. - Decodificadores de tonos. A cada tono tendremos un nivel de tensin en el filtro. Utilizando un comparador podremos activar distintos nmeros de un telfono, por ejemplo

Captulo XIV. El PLL

Pgina 16

3.- REALIZACIN DE LA PRCTICA

3.1.- NORMAS GENERALES
Por tratarse de circuitos MOS, no sacarlos de los zcalos, pues las tensiones estticas pueden daarlos. No deshagas el montaje. Los nicos cables que habr que desmontar, conectar o cambiar son los que llevan unos conectores pequeitos.. La tensin de alimentacin ser de 9 12 V. La tensin del generador alrededor de 12 V. y onda cuadrada para mejor realizar el estudio. Si aplicas una tensin baja no engancha. Utiliza el generador HP que tiene eliminado el offset. Se tratar de estudiar el funcionamiento del PLL as como la combinacin con un divisor para obtener un multiplicador de frecuencias. Los divisores de frecuencias permiten obtener frecuencias submltiplos de una dada, pero aqu mediante el PLL y los divisores podemos obtener frecuencias "mltiplos" de la frecuencia de entrada. Podemos dividir el estudio en 3 partes: a) b) c) El funcionamiento del PLL, con el tipo CD 4046 de la RCA. La divisin de frecuencias con el 4017 en combinacin con un biestable realizado con un 4001, ambos de la RCA. La combinacin de ambos.

Captulo XIV. El PLL

Pgina 17

3. 2- ESTUDIO DEL PLL 4046

Esquemas simplificados:

Figura 10 Esquema de bloques del circuito PLL 4046.

Figura 11 Esquema funcional 1.Si a la entrada del comparador no aplicamos seal (para ello conectar la entrada a masa y no dejarla al aire), a la salida del comparador nos dar una tensin de error Ve(t) = 0 que hace que el VCO oscile a la frecuencia fmn que depende de la tensin de alimentacin (VDD-VSS) ,de C1 y de R2 de acuerdo con la siguiente frmula aproximada, (decimos aproximada porque K no es precisa)

f 0=

2K C1 R2

Captulo XIV. El PLL En la que K se deduce del grfico de la figura 12. 1

Pgina 18

Figura 12

K = f (V)

De todos modos hay que tener en cuenta que est grfica la facilita el fabricante del C.I., y que por tanto puede haber diferencias notables para cada fabricante, aunque para una primera aproximacin es til. Halla el valor real real de K para una tensin de alimentacin determinada VDD. Halla los valores de fo en los siguientes casos: a) b) c) Para distintos valores de R2 dejando VDD = 12 V. y C1 = 220 pF. Para distintos valores de C1 dejando VDD = 12 V. y R2 = 5,6 M. Para distintos valores de VDD dejando C1 = 220 pF. R2 = 5,6 M.

Los valores de los componentes son aproximados, si no se encuentran en la mesa, utilizar otros. En todo caso es mejor que midas los componentes en un puente. Con los elementos con que dispones consigue una fo comprendida entre 1.000 y 1.100 Hz. 2.- Aplica una seal a la entrada (patilla 14) del comparador y haz los ajustes necesarios para que el PLL enganche. Observar la tensin continua de salida en el filtro (patilla 9) y cmo vara con la frecuencia. Mira tambin la forma de la tensin en la patilla 13, fig. 10. El nivel de continua lo podemos regular, dentro de ciertos lmites, mediante R1; y el nivel de los pulsos mediante R4, pues sta afecta al filtro.

Captulo XIV. El PLL

Pgina 19

- En la otra salida del comparador (patilla 1) salen unos pulsos negativos proporcionales al desfase entre las dos entradas.(Ver Fig, 13) Estos pulsos tienen que ser lo ms estrechos posibles y lo ms iguales, lo que se consigue mediante el potencimetro de ajuste R1 - Observar que las dos entradas del comparador, la procedente del generador y la procedente del VCO, son de la misma frecuencia y estn en fase. De lo contrario habra que ajustar R1 y R4 Entre qu niveles puede estar la tensin del filtro? - Encuentra prcticamente la funcin de la figura 5. (Conversin frecuencia tensin). - Dibuja la forma de onda aparece en los pines 13 y 9. que

- Qu sucede si aplicas una seal de frecuencia inferior a la fo para el correspondiente valor de la R2? Qu pasa con la tensin de error en la patilla 9?

F Figura 13. Formas de onda en condicin de enganchado

Nota: PCAin Entrada al comparador de la frecuencia que aplicamos PCBin Entrada al comparador de la frecuencia proviniente del VCO PC1out Salida de pulsos del comparador VCOin Entrada al VCO proveniente del filtro PCPout Salida en la pata 1 = diferencia de fase PC2out Salida de pulsos del comparador

Captulo XIV. El PLL

Pgina 20

3. 3 - ESTUDIO DEL CONTADOR CD 4017 MAS EL 4001 COMO DIVISOR DE FRECUENCIAS

N Figura 15 Divisor de frecuencias - El contador 4017 tiene 3 entradas: un clock, un Reset y un clock enable (CE). (Fig. 16) - Cuando el "CE" est en "Low" permite el contaje. En esta condicin cuando el "Reset" salta a "high" vuelve el contador a cero y se inicia de nuevo el contaje. - Los nmeros ms grandes, de la figura 15, son las salidas del contador. As, donde pone 3 indica que cada 3 ciclos del clock sale un pulso en la patilla correspondiente. Por lo que tendremos la frecuencia dividida por 3. Y as de los dems

Figura16 Patillaje

- Realizado el montaje tal como se indica en la figura 15, observa que realmente divide por el nmero indicado. Para ello coloca una seal cuadrada del generador a la entrada del clock y aplica un canal del osciloscopio en la entrada del "clock" del 4017 y el otro en la salida. (pata 4 del flip-flop). Fig.17 Diagrama de tiempos del CD4017

Captulo XIV. El PLL

Pgina 21

Luego desplazando el terminal "N" a las distintas salidas para ver si son correctas las divisiones. Comprueba luego los pulsos que salen por el terminal "N". Observarlos con cuidado, pues al ser muy estrechos son difciles de ver. - El integrado 4001 tiene como funcin "resetear" el contador. Mientras dura el contaje, en la pata 4, hay un "cero" y al terminarse aparece un pulso en "N" que cambia la salida a "1" durante un pulso de reloj. El primer estado corresponde al tiempo de contaje. - Observa con el osciloscopio el orden de aparicin de los pulsos que llegan al 4001 (patillas 1,9,13 ), y el que sale (patilla 4).

3.4COMBINANDO EL PLL CON EL DIVISOR: MULTIPLICADOR

Figura 18

Multiplicador de frecuencias.

Tal como indica la figura 18, la seal la aplicamos a la entrada del PLL (patilla 14). La salida del PLL (patilla 4) va al clock del 4017 (patilla 14). La salida del biestable (patilla 4) a la entrada del comparador del PLL (patilla 3). La patilla 1 del biestable la vamos desplazando a las distintas patillas del contador para obtener divisiones diferentes. Estas conexiones son las nicas que hay que hacer. Las dems estn hechas internamente. Observa que realmente a la salida del oscilador VCO (patilla 4) se obtienen frecuencias "mltiplo" de las de entrada, de acuerdo con las divisiones que luego

Captulo XIV. El PLL

Pgina 22

le volveremos a hacer para que las dos frecuencias de entrada al comparador sean iguales. Ser necesario ajustar R1 y R4 para conseguirlo. Esto se har para frecuencias algo superiores a la fo obtenida anteriormente con la resistencia R2 de 8,2 M y C1 = 220 pF. Observa que en la patilla 3 del PLL tenemos una frecuencia igual a la de la seal de entrada.