3.

Sistemska magistrala - meusobno povezivanje komponeneti

ta emo uiti Sastav raunarskog sistema Matine ploe Struktura sistemske magistrale Arhitektura viestrukih magistrala, mostovi Ekspanzioni slotovi i kartice za proirenja Portovi i konektori BIOS

Danas su svi raunarski sistemi od superkompjutera do ugraenih raunara izraeni u VLSI tehnologiji. Mikroprocesor je obino izveden u jednom ipu. Operativne memorije takoe dobijamo u ipovima, kao i sve kontrolere neophodne za funkcionisanje raunarskog sistema. esto se vie ipova koji su projektovani da tesno sarauju i funkcioniu kao celina pri izvravanju nekog zadatka spaja u zajedniko pakovanje - ipset (chipset). Zato emo se u daljem izlaganju koncentrisati na sastav mikroraunarskih sistema - sistema zasnovanih na mikroprocesoru i komponentama izraenim u VLSI tehnologiji. Da bi hardverske komponente raunarskog sistema radile neophodno je obezbediti metod na koji CPU s njima komunicira softver koji upravlja njihovim radom i zadaje im instrukcije elektrinu struju koja ih pokree. Ureaji zadueni za ulaz/izlaz sa internim komponentama mogu biti povezani kablovima ili beino. Kablovi se prikljuuju na utinice portove na kuitu (USB, serijske, paralelne i slino). Unutar kuita u veini raunara nalaze se sledee komponente: matine ploe sa CPU, memorijama i drugim komponentama hard disk, CD, DVD, flopi disk ureaji drajvovi izvor napajanja ispravlja tampane ploe za internu i eksternu komunikaciju kablovi za povezivanje ureaja Slika 3.1 - Kuite standardnog raunarskog sistema Mnoge komponente isporuuju se u obliku tampanih ploa.tampana ploa se sastoji od plastine osnove koja je nosilac svih ostalih elektrinih i mehanikih delova mikroipova, otpornika, kondenzatora, prekidaa, kratkospojnika i metalnih staza koje ih povezuju. Najznaajnija tampana ploa u mikroraunarskom sistemu je svakako matina ploa (Motherboard).

Matine ploe
Matina ploa: predstavlja mehaniku osnova na koju su smetene ili su sa njom povezane sve glavne komponente raunarskog sistema: procesor, memorijski ipovi, kontroleri, interfejsi... projektuje se prema centralnim procesorima za koje je namenjena obezbeuje taan broj i tipove podataka, adresnih i upravljakih linija centralnom procesoru

- 34 -

definie koliko brzo i efikasno komponenete raunarskog sistema mogu da komuniciraju i rade. Komponente koje se nalaze na matinoj ploi slue za: 1. procesiranje CPU i ipset, 2. privremeno pamenje RAM i ke, 3. komunikaciju sa ostalim ureajima - linije za prenoenje signala (bus), ekspanzioni slotovi i sistemski asovnik, 4. elektrini sistem - utinice za napajanje, 5. programiranje i setovanje- flash ROM i CMOS setup ip. Primeri izgleda matine ploe dati su na slikama 3.2 do 3.4.

Slika 3.2 Sve hardverske komponente, bilo da su ugraene u matinu plou, bilo da su povezane preko ekspanzionih slotova moraju da komuniciraju sa centralnim procesorom

Slika 3.3 ATX matina ploa sa PCI Express slotovima i podnojem Socket 775 za procesor

- 35 -

Slika 3.4 Matina ploa DH61WW sa podnojem LGA1155 za drugu generaciju Intelovih Core i5 i Core i7 i procesora (9), H61 Express Chipset-om (18) i PCI Express 2.0x16 (20) i PCI Express 2.0x1 (24) konektorima Podnoja za ipove - soketi i slotovi Koriste se za ipove koji se mogu zameniti ili nadograditi radi poveanja performansi. U tu grupu spadaju mikroprocesor i memorijski ipovi. Podnoja imaju metalne otvore u plastinoj podlozi koji su zalemljeni za osnovu na matinoj ploi. ip ili memorijska kartica se prema odreenom rasporedu noica, umee u otvore i na taj nain zamenjiva komponenta ostvaruje vezu sa ostalim delom sistema. Matina ploa mora da ogovara pakovanju procesora. Procesori se mogu pakovati u ravne i tanke ipove koji se preko pinova povezuju sa matinom ploom ili u kertride koji ostvaruju kontakte preko SECC (Single Edge Cartridge Connector). Podnoja koja prihvataju ravne ipove zovu se soketi (sockets). Kako je broj pinova kod dananjih procesora veliki, oni se organizuju u matrice pinova (Pin-Grid-Array PGA) za razliku od starijih iji su pinovi mogli da se organizuju u samo dva reda. Postoje razliite varijacije ovog pakovanja: PGA, SPGA, LGA, PLGA,... Slika 3.5 Intelov Socket LGA775

- 36 -

Podnoja koja prihvataju kertride zovu se slotovi (slots). Kertridi se smetaju u slotove slino kao ekspanzione kartice. Slots 1 i 2 se koriste za prihvatanje Intelovih procesora, a Slot A i Socket A su tipini AMD-ovi konektori. Noviji procesori koriste sokete, a ne slotove. Pomenimo i termin slocket - to je adapter koji omoguava da se u Slot 1 postave procesori koji su projektovani za postavljanje u soket. Slika 3.6 Kertrid sa procesorom Pentium II Na slikama 3.5 i 3.6 prikazana su podnoja za procesore, a na slici 3.7 podnoja za memorijske ipove i memorijski modul sa DDR DRAM ipovima

Slika 3.7 Levo: DIMM memorijski moduli postavljaju se u odgovarajui slot na matinoj ploi, Desno: memorijski modul ipset matine ploe ipset je sistemski skup integrisanih kola na matinoj ploi raunara. Funkcija podsistema koji se nalaze u okviru sistemskog ipa je preteno upravljaka. Svaka od podkomponenti raunarskog sistema uz hardver koji obavlja osnovnu funkciju (skladitenje, obrada, ulaz-izlaz, prenos) sadri i kontroler. Kontroler je deo hardvera kojem centralni procesor preputa deo upravljakih funkcija. Skup kontrolera koji funkcioniu kao celina u izvravanju specifinog zadatka se najee projektuje kao sistemski ip (chipset). ipset matine ploe nastao je kao organizaciono reenje, iji je osnovni zadatak balansiranje neujednaenih brzina komponenti raunarskog sistema, a sa ciljem poveanja efikasnosti. Kompanija Chips and Technologies uvodi 1986. godine revolucionarnu komponentu 82C206 - glavni deo prvog PC ipseta. U njega su bili ugraeni sledee komponente: 82284 Clock Generator, 82288 Bus Controller, 8254 System Timer, dual 8259 Interrupt Controllers, dual 8237 DMA Controllers, MC146818 CMOS/Clock chip. Svi kontroleri su pre ovog pomaka u organizaciji bili realizovani kao zasebni ipovi. Sistemski ipovi su direktno zalemljeni na matinu plou. U njih je ugraeno vie kontrolera koji definiu mogunosti ploe. Slika 3.8 Matina ploa sa dva ipa u ipsetu Kao komunikacioni vor matine ploe, ipset odreuje koliko brzo i efikasno mogu meusobno da razmenjuju informacije CPU, memorija i I/O podsistemi. Neke od funkcija koje podrava sistemski ip su: CMOS SRAM: Mala memorija u kojoj se uvaju bitni podaci za sistem DMA kontroler: Upravlja direktnim pristupom memoriji bez uea CPU EIDE kontroler: Upravlja transakcijama Enhanced IDE busa koji se koristi za povezivanje hard diskova i CD-ROM ureaja L2 ke kontroler: Odreuje tip, veliinu i performanse L2 kea - 37 -

Memorijski kontroler: Odreuje tip i maksimalnu veliinu sistemskog RAM-a koji moe biti korien na matinoj ploi. Odreuje efikasnost memorijskih operacija PCI bridge: Upravlja razmenom podataka izmeu PCI ekspanzionih slotova i drugih sistemskih komponenti, ukljuujui ISA bus RTC (real-time clock): uva vreme i datum i posle iskljuivanja raunara.

Struktura sistemske magistrale

Raunaru su neophodna elektrina kola pomou kojih se razmenjuju informacije meu komponentama. Taj komunikacioni put naziva se sistemska magistrala (bus, sabirnica). Koncept magistrale je relativno jednostavan - sve komponente se vezuju na zajedniki prenosni put koji se naziva magistrala. Da ne bi dolazilo do sudara i meanja poruka na tako organizovanom zajednikom prenosnom putu, postoji ureaj koji se zove kontroler magistrale, iji je zadatak da definie pravila komunikacije i kontrolie prenos podataka meu razliitim ureajima. Najjednostavnija struktura magistrale, koja je bila zastupljena u prvim modularnim raunarima je data na sledeem dijagramu: CPU Memorija Memorija Ulaz/Izlaz Ulaz/Izlaz

Upravljake linije Adresne linije Linije podataka

Slika 3.9 Struktura magistrale Kako je magistrala prenosni put kojem pristupa vie ureaja istovremeno, jedan od glavnih parametara koji definiu arhitekturu magistrale je nain kontrole pristupa magistrali (arbitraa). Metode kontrole pristupa se mogu klasifikovati kao: - Centralizovane postoji jedan hardverski element, kontroler magistrale, koji je odgovoran za dodelu-oduzimanje pristupa magistrali pojedinanim ureajima. - Distribuirane svaki modul koji pristupa magistrali sadri komponentu upravljake logike kojim se prenosni medijum (magistrala) zauzima u odreenom vremenskom periodu za prenos podataka. Danas postoji veliki broj razliitih arhitektura magistrala, ali osnovna struktura se moe predstaviti kao skup prenosnih linija (od 50 pa do vie stotina), kojima se upravlja uz pomo specijalizovanog hardvera kontrolera. Prenosne linije se najee grupiu u tri kljuna segmenta magistale: - Magistrala podataka (Data Bus) - Adresna magistrala (Address Bus) - Kontrolna magistrala (Control Bus) Magistrala podataka koristi se za razmenu podataka izmeu procesora, memorijskih i ulaznoizlaznih lokacija. Broj bitova koji se prenosi magistralom u jednom vremenskom trenutku (irina magistrale) ne mora biti jednak duini procesorske rei. Odreijui irinu magistrale, arhitekta sistema kljuno utie na performanse sistema na primer, ako je irina magistrale podataka 16 linija, a duina procesorske rei 32 bita, da bi preneo jedan podatak procesor mora da upotrebi dva vremenska ciklusa prenosa podataka po magistrali. Veliina koja pokazuje prenosnu mo magistrale je nivo transfera magistrale (T) i predstavlja proizvod uestanosti na kojoj radi magistrala (f) i irine magistrale podataka (D).

T= f * D
- 38 -

Ako je uestanost na kojoj radi magistrala f=8 MHz, a irina magistrale podataka D=16b, nivo transfera je T=128 Mb/s. Magistrale se esto, prema broju linija za prenos podataka, dele na serijske i paralelne.

Serijske magistrale su one kod kojih se u jednom vremenskom trenutku prenosi samo 1 bit, to znai da se za prenos podataka koristi samo jedna linija. Kod serijskih magistrala se nivo transfera najee izraava u Mb/s (megabit u sekundi).
Paralelene magistrale su one kod kojih se u jednom vremenskom trenutku prenosi vie bita, to znai da se za prenos podataka koristi vie linija. Kod paralelnih magistrala se nivo transfera naee izraava u MB/s (megabajt u sekundi), to znai da se irina magistrale D rauna kao broj linija za prenos podeljen sa 8 (1B=8b). Adresna magistrala je slina magistrali podataka, ali se koristi za komunikaciju sa specifinim podrujima unutranje memorije i meu komponentama sistema. Ona slui za premos adrese lokacije u memoriji ili adrese ulazno-izlaznog ureaja na koji procesor eli da poalje podatak ili da ga proita. U okviru adrese koju procesor alje na adresnu magistralu, najee moemo razdvojiti dva segmenta biti na vioj poziciji obino odreuju ureaj na koji se adresa alje, dok biti na nioj poziciji u okviru adresne rei slue da se izabere konkretna memorijska lokacija ili U/I port. Tako na primer, na petobitnoj adresnoj magistrali, adrese 01111 i nie bi mogle da se odnose na memorijski ureaj sa 24 adresnih lokacija, dok bi adrese 10000 i vie sluile za adresiranje U/I ureaja. Kontrolna magistrala koristi se za prenos upravljakih i kontrolnih signala od procesora do komponenti i obratno. Kad se procesor eli da poalje podatak magistralom podataka, istovremeno se adresnom magistralom alje adresa komponente ili memorijske lokacije kojoj je podatak upuen, a kontrolnom magistralom signal (komanda) za upis. Kada komponenta prepozna svoju adresu na adresnoj magistrali, ona na osnovu komande koju ita sa kontrolne magistrale zna da treba da preuzme podatak sa magistrale podataka. Kada procesor trai podatak od komponente ili memorijske lokacije, on alje adresu komponente adresnom magistralom, a kontrolnom magistralom upucuje signal ureaju ili memoriji da se traeni podatak poalje magistralom podataka . Tipini komandni signali koji se mogu nai na kontrolnoj magistrali su: upis u memoriju, itanje iz memorije, upis na U/I ureaj, itanje sa U/I ureaja, zahtev za magistralu, odobrenje magistrale, zahtev za prekidom, reset.

Arhitektura viestrukih magistrala, mostovi

Ve smo rekli da je najjednostavniji nain povezivanja komponenti, koji se moe videti u arhitekturama prvih modularnih raunara, preko jedinstvene sistemske magistrale. Podaci su prenoeni brzinom koju je diktirao interni takt procesora. Sve je bilo sinhrono i veoma jednostavno. Meutim, procesorske jedinice poele su da rade znatno bre, to je dovelo do pojave memorijskih modula koji su znaajno bre radili od perifernih ureaja, ali sporije od procesora. Da bi ureaje koji rade bitno razliitom brzinom optimalno povezali u sistem, proizvoai su odluili da podele sistemsku magistralu na dve staze - jednu koja ide ka memoriji na matinoj ploi i, eventualno, memoriji video podsistema i jednu koja ide ka slotovima za U/I ureaje. Staza ka glavnoj memoriji bila je iroka koliko god je procesor mogao da podri (16 ili 32 bita) i radila je na istoj brzini kao CPU. S druge strane, staza koja je povezivala CPU sa perifernim ureajima imala je samo 16 linija za podatke koji su se prenosili znatno sporije u skladu sa mogunostima ulazno/izlaznih ureaja. Arhitektura viestrukih magistrala je uvedena radi balansiranja neusklaenih brzina razliitih komponenti i poveanja efikasnosti hardvera. Ovakvom organizacijom ureaji koji se prikljuuju na jednu magistralu imaju priblino iste brzine komunikacije, a sistemski ipovi su dobili ulogu mostova i kontrolera na raskru razliitih magistrala. Dve najzastupljenije arhitekture viestrukih magistrala koje se koriste u sistemima sa jednim procesorom su North-South Bridge arhitektura i Hub arhitektura. Napretkom tehnologije i pojavom procesorskih ipova sa sve vie ugraene logike i vie jezgara, deo logike ugraene u ipset prelazi u same procesore, pa imamo PCH arhitekturu u kojoj samo jedan ip (Platform Controller Hub) upravlja razmenom informacija preko sistemske magistrale. Meutim, sva pobrojana reenja podrazumevaju da procesor sa prednje strane komunicira sa ostatkom raunarskog sistema, za razliku od zadnje strane preko koje je u vezi sa ke memorijom i,

- 39 -

eventualno, nekim drugim procesorima. Za takvu arhitekturu koju tradicionalno koristi Intel u svojim sistemima jo od 1990-tih godina koristi se naziv Front-side bus (FBS) arhitektura. Nasuprot ovakvoj arhitekturi sistema povezanih magistrala imamo arhitekturu direktne konekcije koja pomae pri otklanjanju uskih grla nasleenih od FSB arhitektura. Primeri arhitekture direktne konekcije su HyperTransport (HT) i Intelov QuickPath Interconnect (QuickPath, QPI). Arhitekture sistema povezanih magistrala North-South Bridge arhitektura podrazumeva da su funkcije ipseta realizovane kroz ipove koji nose nazive North Bridge, South Bridge i Super I/O chip. North Bridge predstavlja most izmeu procesorske magistrale koja radi na veoj brzini (200/133 /100/66MHz), sporijeg AGP slota (66MHz) i PCI (33MHz) ekspanzionih slotova. South Bridge pred-stavlja most izmeu PCI magistrale (33MHz) i najsporijih ureaja povezanih preko ISA (8MHz) ekspanzionih slotova. Super I/O ip je zaseban ip pridruen ISA busu koji sadri kontrolere najee korienih perifernih ureaja Slika 3.10 Grafiki prikaz North-South Bridge arhitekture Hub arhitektura se pojavila sa Intelovim ipsetima serije 800. U njoj se ekvivalent North Bridge ipu naziva Memory Controller Hub (MCH). MCH povezuje procesorsku magistralu (100/133MHz), hub interface (66MHz) i AGP bus (66MHz). Ekvivalent South Bridge ipu se naziva I/O Controller Hub (ICH). ICH povezuje hub interface (66MHz), ATA/66 IDE portove i PCI bus (33MHz). Hub interfejs je svega 8 bitova irok. Ekonominiji je od 32-bitnog PCI bus interfejsa kod North/South Bridge dizajna. Hub interfejs obavlja 4 transfera po taktu (66MHz), to je 266MBps ili dvostruko vie nego nivo transfera na PCI busu. Poboljane su performanse svih ureaja vezanih na PCI bus. Bri prenos sa ureaja koji su direktno povezani na ICH kao to su novi bri ATA-66, ATA-100 i USB 2.0 interfejsi. Koristi se i novi bus sa malim brojem pinova koji povezuje BIOS ip i opcioni Super I/O ip. Slika 3.11 Grafiki prikaz Hub arhitekture Kod sistema sa jednim procesorom, ureaji su prikljueni na hijerarhiju magistrala. Most-adapteri spajaju magistrale raznih brzina i tipova. Sporiji ureaji se postavljaju juno od brih koji se povezuju na magistralu na severnoj strani arhitekture. Premoene magistrale donose veliku prednost - mogu da opsluuju paralelno prenoenje informacija izmeu razliitih ureaja i time ubrzaju sveukupni rad raunara. Tako na slici 3.12 vidimo da, zahvaljujui hijerarhijskoj organizaciji magistrala, u isto vreme mogu da se obavljaju tri prenosa podataka. Slika 3.12 Tri paralelna prenosa podataka na sistemu sa razdojenim magistralama

- 40 -

Razdvojene sistemske magistrale omoguavaju namenjene putanje za transfer podataka velikim brzinama: Izmeu jezgara procesora Izmeu procesora i glavne sistemske memorije Izmeu procesora i ipseta (i I/O ureaja). Naslee 20-godinje Front-side ahitekture procesora familije x86 sa PCI magistralom nudi balansiran saobraaj podataka (Platform bandwidth). Front-side bus je korien u svim modelima Intelovih procesora oko 2008. godine. Prvobitno, ovaj bus je bio centralna taka povezivanja svih sistemskih ureaja i CPU-a. Performanse brih procesora opadaju ako se instrukcije i podaci ne donose, onom brzinom kojom procesor moe da ih izvri. Procesor mora da eka jedan ili vie ciklusa generatora takta dok mu memorija ne vrati vrednosti, ili da pristupi drugim ureajima povezanim preko FSB-a, pa je ovo postalo usko grlo. Specijalno, ako se vri simetrino multiprocesiranje (vie procesora na jednoj matinoj ploi) ili se koriste viejezgarni procesori, FSB postaje usko grlo arhitekture. Ovde svi CPU-ovi, memorije i I/O dele istu magistralu, to moe da uspori izvravanje programa Slika 3.13 Arhitektura sistema povezanih magistrala kod Intelovih dual-core procesora. Propusni opseg ili maksimalni teorijski protok front-side busa je odreen proizvodom irine putanje podataka, i frekvencije takta (ciklusa u sekundi), a brojem prenosa podataka koji se obavljaju u jednom ciklusu. Na primer, 64-bitni (8-bajtova) irok FSB koji radi na frekvenciji od 100 MHz i koji obavlja 4 transfera po ciklusu ima propusni opseg od 3200 megabajta u sekundi (MB / s): 8B x 100 MHz x 4/ciklusu = 8B x 100M x Hz x 4/ciklusu = 3200MB/s Broj prenosa u jednom ciklusu zavisi od tehnologije koja se koristi. Na primer, GTL + obavlja 1 prenos /ciklusu, EV6 2 transfera/ciklusu, a AGTL + 4 transfera/ciklusu. Intel naziva tehniku etiri transfera po ciklusu Quad Pumping. Mnogi proizvoai objavljuju brzinu FSB-a u MHz, ali esto ne koriste stvarne fizike frekvencije takta, nego teorijski efektivan protok podataka (koji se obino naziva megatransferi u sekundi ili MT/s). To je zato to stvarna brzina zavisi od toga koliko transfera se moe izvriti u jednom ciklusu, kao i od frekvencije. Na primer, ako matina ploa (ili procesor) ima FSB koji radi na 200 MHz i vri 4 transfera u jednom ciklusu, FSB se deklarie na 800 MT/s. Arhitekture direktne konekcije AMD je kritikovao Front-side bus kao zastarelu i sporu tehnologije koja ograniava performanse sistema. Vie modernih dizajna koristi direktno povezivanje od take do take (point-topoint) kao AMD-ov HyperTransport i Intelov QuickPath Interconnect (QPI). FSB-ov najbri prenos je 1.6 GT/s, to predstavlja samo 80% teorijskog protoka 16-bitne HyperTransport 3.0 veze implementirane na AM3 Phenom II procesoru, samo polovinu opsega 6.4 GT/s QuickPath veze, ili samo 25% opsega 32-bitne HyperTransport 3.1 veze. Pored toga, u arhitekturi zasnovanoj na FSB, memoriji mora da se pristupa preko FSB-a. Dok se kod HT-i QPI-baziranim sistemima, memoriji pristupa nezavisno preko memorijskog kontrolera ugraenog u sam procesoru, oslobaajui propusni opseg na HyperTransport ili QPI veze za druge svrhe. Nove generacije viejezgarnih CPU-a su napravljene od umreene grupe osnovnih jezgara CPU procesnih elemenata koje se takoe pojavljuju kao mrea digitalnih ureaja. Vieprocesorski sistemi mogu da koriste totalno konektovanu mrenu infrastrukturu kao to je AMD-ova namenjena HyperTransport putanja izmeu razdvojenih procesora na istoj platformi. HyperTransport (HT), ranije poznat kao Lightning Data Transport (LDT), je tehnologija za

- 41 -

povezivanje raunarskih procesora. To je dvosmeran serijsko/paralelni point-to-point link sa velikim propusnim opsegom, (velikom brzinom) i malim kanjenjem (malim odlaganjem). HyperTransport je predstavljen 2. aprila 2001, a za njegovu promociju i razvoj zaduen je Arhitektura direktne konekcije daje balansiran propusni opseg platforme. Na slici 3.14 prikazana je AMD64 tehnologija sa arhitekturom direktne konekcije koja pomae pri otklanjanju uskih grla nasleenih od tradicionalnih FSB arhitektura. HyperTransport tehnologija ima vie primena. Osim to zamenjuje Front-side bus, koristi se za meusobno povezivanje multiprocesora, za povezivanje koprocesora, jezgara multicore procesora, povezivanje rutera i svieva u mreama i u drugim kompleksnim sistemima. Slika 3.14 - AMD64 tehnologija sa arhitekturom direktne konekcije Intelov QuickPath Interconnect (QPI) predstavlja point-to-point vezu procesora koja je zamenila FSB u Xeon, Itanium, i nekim desktop platformama. Intel je projektovao QPI kao pandan HyperTransportu i prvi put je isporuio krajem 2008. u Intel Core i7-9xx desktop procesorima i X58 ipsetu. U ovoj arhitekturi memorijski kontroler je integrisan u mikroprocesor. QPI povezivanje, kao i HyperTransport, obezbeuje visok propusni opseg i malo kanjenje. Mada HyperTransport i QuickPath Interconnect rade na istom principu, nisu meusobno kompatibilni

Ulazno/izlazne magistrale
U/I magistrala je deo magistrale koji povezuje ekspanzione slotove sa ipovima kontrolera magistrale. Sve to ide na i od bilo kog ureaja u raunarskom sistemu, ukljuujui video sistem, disk, tastaturu - ide preko ovog dela magistrale. Zbog prirode ureaja koji se povezuju na I/O magistralu, informacije koje se putuju ovim putem najsporije se prenose. Osnovna funkcija ulazno-izlazne magistrale je da povezuje sve periferijske ureaje sa procesorom. ipset koji slui kao kontroler U/I magistrale upravlja: Internim portovima i ekspanzionim slotovima (prikljuna mesta za komponente raunarskog sistema koja se obino nalaze na osnovnij ploi ili nekoj drugoj tampanoj ploi u raunarskom sistemu) Eksternim portovima (prikljuna mesta za spoljanje ureaje) Drugim U/I magistralama U modernim PC raunarima koriste se 4 tipa U/I magistrala: PCI, novija multifunkcionalna U/I magistrala velike brzine PCI ekspres, nova magistrala koja sve vie zamenjuje PCI AGP, koristi se jedino za grafike adaptere USB, novi I/O bus za povezivanje sporih ureaja, zamenjuje zastarelu ISA magistralu Sve magistrale se obino zavravaju se dvostrukim izlazom: Internim I/O portovima (LPT, KBD, COM1, COM2, EIDE i sl.) Ekspanzionim slotovima na matinoj ploi u koje se umeu adapteri. Personalni raunari imaju otvorenu arhitekturu, tako da mogu da se konfiguriu u skladu sa potrebama korisnika. Za prikljuivanje dodatnih ureaja postoje standardizovana prikljuna mesta, slotovi. Prikljuci se sastoje od utinica na koje se prikljuuju kontroleri razliitih jedinica ili same jedinice (kartice). Osim standardnih PCI (Peripheral component Interconnect) utinica, postoje i drugi prikljuci, u zavisnosti od aktuelnog stanja tehnologije.

- 42 -

PCI (Peripheral Component Interconnect) Specifikacija magistrale PCI (Peripheral Component Interconnect lokalna magistrala za prikljuivanje dodatnih ureaja), objavljena je u junu 1992. godine kao verzija 1.0. Verzija 2.1 pojavila se poetkom 1995. godine. PCI je prvobitnu magistralu PC-ja projektovao tako to je pomou mostova dodavao novu magistralu izmeu procesora i prvobitne U/I magistrale. Da se ne bi povezivao neposredno na procesorsku magistralu i njenu osetljivu vremensku signalizaciju razvijen je nov skup kontrolerskih ipova za proirenje magistrale. PCI se esto naziva meuspratnom magistralom, zato to uobiajenoj konfiguraciji magistrala dodaje novi sloj. PCI zaobilazi standardnu U/I magistralu; ona koristi sistemsku magistralu da bi poveala radni takt magistrale i da bi iskoristila magistrale podataka procesora. Informacije se preko PCI magistrale prenose brzinom od 33 MHz, sa punom irinom magistrale podataka procesora. Kada se magistrala koristi zajedno sa 32-bitnim procesorom, propusni opseg je 132 MB/s. Kada se magistrala koristi sa 64bitnim procesorima, propusni opseg se udvostruava (264 MB/s). Stvarne brzine e svakako biti manje. Jedan od razloga za toliko poveanje propusne moi jeste to to je PCI moe da radi istovremeno sa procesorskom magistralom. Procesor moe da obrauje podatke u spoljnom keu, dok PCI magistrala prenosi informacije izmeu drugih delova sistema. Slika 3.15 Primer arhitekture magistrala kod Pentium 4 raunara Specifikacija PCI predvia tri konfiguracije matinih (osnovnih) ploa, od kojih se svaka odnosi na odreenu vrstu sistema sa posebnim zahtevima u pogledu napajanja. Specifikacija 5 V odnosi se na stacionarne raunarske sisteme, 3,3 V na prenosive raunare, a univerzalna na matine ploe i kartice koje se mogu koristiti u obe vrste sistema. Ono to treba istai je da su PCI kartice bile model za Intelovu PnP specifikaciju. To znai da one nemaju kratkospojnike i prekidae, ve se podeavaju softverski. Pravi PnP sistemi mogu automatski da podese kartice, dok sistemi koji nisu PnP i imaju ISA slotove moraju da podese kartice pomou programa koji je obino deo podeavanja CMOS sistema. Od kraja 1995. godine veina PC kompatibilnih sistema ima PnP BIOS koji omoguava automatsko PnP podeavanje. Osim PnP koncepta, PCI magistrala je donela i sledea unapreenja u arhitekturi: mogunost deljenja IRQ linija i DMA kanala izmeu kartica koje se utaknute u razliite slotove; mogunost da sistem konfigurie njihovo korienje delova glavne memorije, adresa U/I portova, IRQ linija, DMA kanala; mogunost da ih sistem iskljui u sluaju zahteva za resursom koji je ve zauzet. Ostali PCI standardi koji se pojavljuju na PC tritu: PCI 2.2: 66 MHz - 3.3 V napajanje maksimalan nivo transfera 533 MB/s PCI 3.0 je poslednji zvanini standard, koji je kompletno iskljuio mogunost napajanja od 5V. PCI-X: irina magistrale je 128-bit, frekvencija 133 MHz, maksimalni nivo transfera 1014 MB/s, koristi se uglavnom za prikljuivanje gigabitnog Ethernet-a. PCI-X 2.0 dozvoljava 266 MHz (nivo transfera 2035 MB/s), kao i 533 MHz , konfiguracioni bafer iznosi 4096 bajta, i doputa 1.5 V signalizaciju Mini PCI je verzija PCI 2.2 koriena uglavnom u laptop raunarima

- 43 -

AGP (Advanced Graphics Port) Za podrku videu i 3D grafici u Intelu je 1997. godine razvijen AGP (Accelerated Graphics Port ubrzani grafiki port). AGP magistrala se zasniva na PCI standardima, ali sadri niz dodatnih poboljanja, a fiziki, elektrino i logiki je nezavisna od PCI magistrale. Na primer, slot (odnosno, prikljuak) je slian slotu za PCI, iako ima dodatne signale, a u sistemu se nalazi na drugom mestu. AGP je brza veza izmeu dve take i posebno je projektovana, u stvari, samo za video karticu u sistemu, poto je dozvoljen samo jedan AGP slot (za jednu video karticu). AGP specifikacija 1.0 objavljena je u Intelu jula 1997. godine. Definisan je radni takt od 33 MHz sa moguim udvostruavanjem i napajanje od 3,3 V. AGP verzija 2.0, objavljena maja 1998. godine, dodala je faktor umnoavanja radnog takta 4x i mogunost rada sa napajanjem od 1,5 V. Postoji i specifikacija AGP Pro, kojom se definie neto dui slot sa dodatnim izvodima za napajanje sa svake strane kako bi se omoguio rad veih i brih AGP kartica (snage 25 110 vati). Slotovi AGP Pro kompatibilni su sa ranijim verzijama, to znai da se na njih mogu prikljuiti standardne AGP kartice. AGP je veoma brza veza, podrazumeva 32-bitni kanal i radi na osnovnoj frekvenciji od 66,66 MHz, to je dvostruko vie od standardne PCI. Kako je AGP magistrala iroka 32 bita (4 bajta), ona u osnovnom reimu moe da prenosi podatke 66 miliona puta u sekundi i postigne brzinu od oko 266 MB/s. Poto specifikacija 2.0 daje mogunost prenosa 4x, u kojem podaci mogu da se prenose etiri puta u ciklusu, to teoretski daje brzinu od 1066 MB/s, dok specifikacija 3.0 daje mogunost prenosa osam puta u ciklusu, to proizvodi efekat radnog takta od 533 MHz, a kao rezultat daje nivo transfera od 2133 MB/s (2 GB/s) i mogunost rada sa napajanjem 0.8 V. PCI express (PCIe Peripheral Component Interconnect Express) PCIe format je predstavljen od strane Intela 2004 godine, a dizajniran je sa namerom da zameni postojee PCI, PCI-X i AGP standarde (tokom razvoja ovaj koncept se po prvi put pojavio pod nazivom 3GIO 3rd Generation I/O). Nasledio je dobre osobine i prihvaene koncepte iz sva tri navedena standarda i dalje ih unapredio. Struktura ove magistrale je bazirana na komunikaciji od take do take (point-to-point). Ova vrsta razmene informacija je sutinski razliita od prethodnog koncepta paralelne magistrale i prvi put se u arhitekturi javila kod AGP kartica. Umesto slanja podataka na magistralu (broadcast) koji su onda svima dosupni, ovde se prvo uspostavlja direktna veza izmeu ureaja koji razmenjuju podatke, pa se zatim podaci prenose direktnim kanalom (ovo je slian koncept kao kod uspostavljanja veze i prenosa signala u fiksnoj telefoniji). Osnovna strukturna jedinica kod PCIe magistrale je elija x1, koju ini par serijskih veza (svaka prenosi signal u jednom smeru). Takav par formira jednu dvosmernu putanju (eng. lane). Standard PCIe 1.1 ima nivo transfera 2.5 GT/s (Vidimo da se uvodi nova jedinica za nivo transfera a to je giga-transfer u sekundi koji podraumeva 2.5 Gb/s dvosmerno. Ako ovo preraunamo na nivo transfera paralelnih magistrala koji se obino izraava u MB/s, PCIe nudi 250MB/s dvosmernog saobraaja po jednoj putanji). PCIe slotovi su dizajnirani po standardima x1 (1 putanja), x2 (2 putanje), x4 (4 putanje), x8, x16 i x32. Slika 3.16 Arhitektura PCI Expres magistrale

- 44 -

Nivo transfera se lako moe izraunati. Na primer, za standard x16, koji je predvien za grafike kartice imamo mogunost prenosa od 4GB/s dvosmerno. Na slici 3.17 data je fotografija izgleda PCIe slotova razliite duine: PCIe je dizajniran da bude softverski kompatibilan sa PCI standardom, tako da e zamena biti mogua bez veih problema zamena e biti izvrena na fizikom (hardverskom) nivou, dok e softver za podrku moi da ostane nepromenjen.

Slika 3.17 Slotovi odozgo na dole: PCIex4,x16,x1,x16, PCI USB (Universal Serial Bus) USB reava problem potrebe velikog broja serijskih i paralelnih portova za razne periferne ureaje korienjem standardnog porta za sve tipove perifernih ureaja. Sa brzinom transfera od 12 Mb/s USB je desetak puta bri od tradicionalnog serijskog porta i oko 6 puta bri od standardnog paralelnog porta. Novi standard USB 2.0. radi na brzini od 480 Mb/s, to USB danas pretvara u nezamenljivu magistralu. Jo vanije je da USB podrava PnP. Sa odgovarajuim drajverima i podrkom operativnog sistema, ureaji prikljueni na USB port bie automatski detektovani. Nasuprot ulanavanju koje se koristi kod SCSI specifikacije, USB koristi zvezdastu tehnologiju kao to se vidi na slici. Moe se instalirati samo jedan USB kontroler (za razliku od SCSI arhitekture koja dozvoljava vie host adaptera). Veina PC-ja ima dva USB porta koji su vezani za kontroler. Ureaji vezani na ove portove mogu sami opsluiti jo tri druga ureaja. Na USB magistralu moe se vezati najvie 127 ureaja. ema povezivanja ureaja preko USB portova data je na sledeoj slici:

Slika 3.18 ema povezivanja ureaja preko USB portova Ekspanzioni slotovi i kartice za proirenja Veina PC raunara koristi standardizovane slotove za proirenja tako da se na sistem mogu prikljuiti razliiti periferni ureaji. Otvorenost arhitekture personalnih raunara i ogroman broj korisnika motivisali su proizvoae da razviju mnotvo ureaja za proirenje sistema. Veina njih komunicira sa osnovnim sistemom preko kartica koje se postavljaju u ekspanzione slotove. Kartice obino sadre kola interfejsa i upraljaki logiku perifernog ureaja. Personalni raunari obino koriste sledee kartice za proirenja: grafike (video) kartice modeme mrene kartice zvune kartice. Grafika kartica obezbeuje interfejs izmei matine ploe i monitora. Danas se najee koristi VGA (Video Graphic Array) kartica pomou koje raunarski sistem kontrolie svoj video izlaz. Za razliku od veine drugih raunarskih ureaja, VGA video standard koristi analogne signale i - 45 -

elektronska kola. Integralno kolo sa video kontrolerom predstavlja osnovnu komponentu na veini grafikih kartica. Kontroler je specijalizovan procesor za nadgledanje rada itave grafike kartice (adaptera). On moe da pristupa video RAM i video ROM memoriji koja se nalazi na samoj kartici. Video RAM sadri podatke koje treba prikazati na ekranu. Njegov kapacitet odreuje video i kolor mogunosti same kartice. Moderne grafike kartice su opremljene snanim grafikim procesorima koji svojom procesorskom snagom i brojem tranzistora gotovo nadmauju glavne procesore. Ciklusi se troe na to realnije prikazivanje 3D scena, sa to veim brojem poligona i boja. Veliina memorije na grafikoj kartici kree se od 64MB do 1GB, dok trenutno najjae grafike kartice imaju 2GB ili ak 4GB memorije. Kartica prikazana na slici 4.8 pored VGA poseduje i DVI konektor. DVI (Digital Visual Interface) je ime za video interfejs koji omoguava visok kvalitet izlaznog signala, pa se koristi za povezivanje raunara sa LCD monitorima i digitalnim projektorima. Slika 3.19 Grafika kartica Kartice sa internim modemom (Internal Modem cards) koriste se za prenos podataka preko telefonskih linija, dok se mrene kartice (Local Area Network cards) koriste za povezivanje raunara u lokalnu mreu. Za mrene kartice esto se koristi i naziv NIC (Network Interface Cards). Zvune kartice (Sound Cards) koriste se za dobijanje audio izlaza visok kvaliteta. Zvuna kartica pretvara analogne zvune talase u digitalni signal (nule i jedinice). Deo koji obavlja taj zadatak se zove CODEC u koji su integrisana dva glavna dela koja obavljaju taj posao, ADC (Analog Digital Converter) i DAC (Digital Analog Converter) pretvara. Osim toga, postoji i DSP (Digital Sound Processor), zvuni procesor koji oslobaa CPU od procesiranja zvunih signala (ako ga zvuna karta nema, onda to radi CPU), takoe zvuna kartica ima svoju memoriju. Komunikacija sa raunarom se odvija preko PCI interfejsa, dok se komunikacija sa zvunicima i mikrofonom ostvaruje preko ulaznih i izlaznih konektora. Slika 3.20 Zvuna kartica Raunarskom sistemu moe se dodati veliki broj drugih adapterskih kartica od kojih pominjemo neke koje znaajno proiruje mogunost povezivanja i funkcionalnosti sistema. USB adapteri. Veina PC raunara ve poseduje ugraene USB (Universal Serial Bus) konektore. Ako elite da poveate njihov broj moete da instalirate dodatnu USB adaptersku karticu tako to ete je postaviti u odgovarajui slot proirenja. IEEE-1394 Firewire adapteri. Na PC raunarima povezivanje preko IEEE-1394 U/I magistrale obino nije direktno podrano. Ova magistrala namenjena je za povezivanje audio/video opreme, a dodaje se sistemu postavljanjem Firewire adapterske kartice u ekspanzioni slot. Adapteri za beine mree (Wireless network adapters). Desktop raunari ne podravaju beino povezivanje sa mreom ili tampaem. Takva opcija moe se dodati sistemu postavljanjem adapterske kartice za beinu mreu u ekspanzioni slot.

- 46 -

SCSI adapteri. Veina PC-a poseduje ugraeni IDE (Integrated Drive Electronics) interfejs namenjen povezivanju diskova u sistem. Ako elite da u svoj sistem poveete neki od velikog broja diskova i perifernih ureaja koji rade preko Small Computer System Interfejsa (SCSI), u jedan ekspanzioni slot mora se postaviti SCSI host adapter. Kontroleri Za prikljuenje bilo kog ureaja na raunar potrebno je da budu ispunjena dva uslova. Prvi je da prikljuenje bude korektno u pogledu elektronike, tj. da ne doe do varnienja i pregorevanja raunara ili komponente koja se prikljuuje. Drugi uslov je postojanje posebnog programa drajvera, koji e omoguiti prepoznavanje komandi koje stignu u prikljueni ureaj i njihovo izvravanje. Kod uobiajenih i standardizovanih ureaja, kao to su, npr. diskovi, diskete i CD ureaji, i kontroleri su standardizovani. U zavisnosti od tehnologije, nain njihovog prikljuenja na osnovnu plou povremeno se menja. Kod prvih raunara oni su bili integrisani u osnovnu plou. Kasnije je tehnologija promenjena, te su ovi kontroleri bili odvojeni i prikljuivali su se na magistralu. Trenutno, tehnologija je takva da su ovi kontroleri integrisani u osnovnu plou, to ima svojih prednosti i nedostataka. Jedan od nedostataka je to se u sluaju kvara kontrolera mora menjati cela osnovna ploa. Ovi kontroleri obino podravaju 4 jedinice, to moe da bude bilo koja kombinacija diskova, jedinica disketa i cd ureaja . Drugi, ree korieni ureaji imaju svoje posebne kontrolere u obliku kartica, koje se prikljuuju na dodatne slotove na matinoj ploi . Kontroler magistrale - obezbeuje da signali bez sudaranja i gubitaka stignu od ureaja predajnika do prijemnika, - obino je integrisan sa ke kontrolerom, memorijskim kontrolerom i drugim upravljakim kolima u jedinstven visokointegrisan sistemski kontroler - ipset matine ploe. Kontroler perifernog ureaja - hardver kome centralni procesor preputa deo ulazno/izlazne kontrole, - upravlja specifinim aktivnostima u perifernom ureaju, - sa ostalim delovima sistema povezan je preko tri vrste portova: port podataka, statusni port i upravljaki port.

Portovi i konektori Raunar poseduje i standardna prikljuna mesta za spoljne ureaje koji su standardizovani, kao to su npr. tastatura, mi, tampa. Za tastaturu se koristi prikljuak koji ima poseban oblik i na njega moe da se prikljui samo tastatura. Drugi prikljuak posebnog oblika je tzv. PS prikljuak, na koji mogu da se prikljue tastatura ili mi. Za povezivanje drugih ureaja koji imaju standardizovane prikljuke koriste se posebna prikljuna mesta, koja se nazivaju portovi.

Slika 3.21 Portovi

- 47 -

U narednoj tabeli prikazani su standardni ulazno-izlazni portovi.

Slika Port Tip konektora Namena

Parallel Port Serial Port

enski DB-25 Muki DB-9

za povezivanje tampaa na kompjuter. za povezivanje eksternih modema, mieva i drugih serijskih ureaja. za povezivanje dojstika i MIDI ureaja. za povezivanje tastature. mia i

Game Port PS/2 Mouse Keyboard Port VGA Port S-Video Port

enski DB-15 Mini-DIN 6 enski DB-15 Mini-DIN 4

za povezivanje VGA i Super VGA monitora. za povezivanje TV-a, VCR-a i video kamera (analogni video signali). za povezivanje SCSI tampaa, CD ROM-a, skenera i hard diska.. za povezivanje eksternih SCSI tapaa, CD-ROMa, skenera. za povezivanje digitalnih displej ureaja. za povezivanje Ethernet mrenim kablovima. za povezivanje modema telefonskim kablom. za povezivanje PC perifernih ureaja (mieva, tastatura,...)

SCSI Port

50-pin Centronics

SCSI Port

VHDCI connector

DVI Interface Ethernet Port

Phone Jack Modem Port

DVI-I socket RJ-45 Connector RJ-11 Connector Type A USB port

Universal Serial Bus (USB) Port

Podaci se preko portova mogu prenosti serijski i paraleleno. Kod serijskih portova (poznatih jo pod nazivom RS - 232 , ili asinhroni portovi), bitovi jednog bajta izlaze kroz port jedan po jedan. Kod paralelnih portova (poznatih jos pod nazivom Centronics ili EIA) svi bitovi jednog bajta izlaze istovremeno paralelnim putem. Zbog toga to se u jednom trenutku prenosi 8 bitova umesto jedan , kao kod serijskih portova , oni su bri nain u komunikaciji raunara sa okolinom. Meutim, paralelni portovi imaju i jedan nedostatak . Njihov signal ne moe da putuje toliko daleko kako kod serijskog porta ( 10 x dalje ). U narednoj tabeli data je brzina prenosa za pojedine vrste portova. port vrsta prenosa brzina prenosa COM
serijski 115 ili 300 Kb/s 11.5 ili 30 KB/s

LPT
paralelni jednosmerni 4-bit 40 140 KB/s dvosmerni 8-bit 80 -300 KB/s

EPP i ECP
paralelni

USB
serijsk USB 1.1 12 Mb/s - 1.5 MB/s USB 2.0 480 Mb/s - 60 MB/s USB 3.0 650 MB/s

IEEE 1394
serijski Firewire 100, 200, 400 Mb/s 12.5, 25, 50 MB/s Firewire b 100, 200, 400 MB/s

1 2 MB/s

- 48 -

BIOS
BIOS (Basic Input-Output System) je program koji je trajno smeten u ROM ipu na matinoj ploi. Podaci koji su smeteni u ovaj ip predstavljaju svu ugraenu inteligenciju kojom sistem raspolae pre no to uita dodatne informacije iz drugih izvora. BIOS softver i hardver (ROM ip) zajedno sainjavaju tzv. firmver. (Programi koji se uvaju na ROM ipovima obino se nazivaju firmver, za razliku od programa koji se uvaju na izbrisivim memorijama za koje se koristi termin softver.) Neki U/I ureaji poput video i mrenih kartica imaju dodatni firmver koji funkcionie kao BIOS ekstenzija. Kada se ukljui raunar itav sistem se resetuje i prelazi u unapred definisano poetno stanje. U broja naredbi upisuje se adresa od koje poinje BIOS i tako predaje upravljanje BIOS rutinama. Proces pokretanja sistema i prenoenje kontrole sa BIOS-a na operativni sistem naziva se podizanje sistema (booting). Ukoliko se raunar pokrene iz iskljuenog stanja, proces se naziva hladno podizanje (cold boot), a ako se restartuje iz ukljuenog stanja govorimo o vruem podizanju (warm boot). Kada se sistem resetuje preskau se neke akcije koje se obavljaju pri hladnom podizanju, npr. inicijalizacija disk kontrolera i zato podizanje posle reseta krae traje. Za vreme izvravanja BIOS rutina realizuju se tri osnovne grupe operacija: POST dijagnostika, inicijalizacija i bootup. Slika 3.22 ROM BIOS Na samom poetku rada BIOS izvrava POST rutine. Naziv POST dolazi od Power-On-SelfTest samotestiranje nakon ukljuenja. BIOS vri niz dijagnostikih testova nad sistemom da bi se uverio da sistem funkcionie ispravno. Ovim testovima proveravaju se procesor, memorija, video kartica, diskovi i ostali ureaji. Zatim se prelazi na inicijalizaciju sistema. U ovoj fazi BIOS postavlja odreene vrednosti u razliite programibilne ureaje u sistemu koji upravljaju radom razliitih hardverskih delova raunara. Kree od inicijalizacije ureaja na matinoj ploi, zatim U/I kontrolera, video kontrolera i tako redom. Na kraju BIOS trai inicijalni punilac (bootstrap loader)- program koji moe da uita druge programe u RAM. Taj program nalazi se u MBR (Master Boot Record). MBR sadri informacije koje omoguavaju punjenje operativnog sistema u RAM. Nakon to uita operativni sistem, BIOS mu predaje upravljanje i od tog trenutka operativni sistem preuzima nadgledanje celokupnog rada raunara. Navedimo ukratko ta obezbeuje BIOS (napominjemo da emo sa nekim od navedenih pojmova upoznati kasnije). Redosled aktiviranja ureaja, koji se moe podesiti da sistem startuje sa flopi ureajem, ili ignorie sve flopi jedinice; Na nekim sistemima, setovanja ke algoritama i za L1 i za L2 ke memoriju omoguavajui izbor izmeu write-through-a, write-back-a i iskljuenja ovih opcija; Konfigurisanja eksternih portova, ukljuujui setovanja paralelnog porta za poboljani paralelni port (Enhanced Parallel Port - EPP), port proirenih mogunosti (Extended Capabilities Port - ECP), ili osnovne dvosmerne port operacije (PS/2); Konfigurisanja hard diska, ukljuujui i auto-detekciju hard diska i setovanja za optimizovan IDE prenos podataka; Na nekim sistemima postoji mogunost upravljanja PCI magistralom, ukljuujui podeavanje upravljanja magistralom i podeavanje burst reima; Upravljanja Plug and Play, ukljuujui podvrdu PnP-mogunosti operativnog sistema, direktan pristup memoriji (Direct Memory Access - DMA) resursima za ISA periferije, i rezervisani memorijski prostor za legacy kartice; Podeavanja upravljanjem napajanja, ukljuujui usporavanje takta centralnog procesora i vremena, nakon kojeg se delimino iskljuuju ureaji, kao to su displeji i hard diskovi i sigurnosnih opcija, ukljuujui podeavanje lozinke u BIOS-u; Podeavanja vremena i datuma.

- 49 -

CMOS Setup Za vreme pokretanja sistema proverava se sadraj RAM memorije uraene u tehnologiji CMOS koju karakterie veoma mala potronja, pa za svoj rad moe da koristi bateriju. Prilikom prvog prikljuenja raunara ili nakon dodavanja novih ureaja treba pokrenuti program za konfiguraciju parametara upisanih u CMOS memoriju. Vrednosti koje su unete preko setup programa pamte se u sistemskim CMOS konfiguracionim registrima pa sistem moe da ih proveri prilikom svakog narednog ukljuenja raunara. Tokom izvrenja POST i bootup procesa BIOS, neposredno po testiranju memorije, BIOS porukom na ekranu obavetava korisnika da moe da aktivirea CMOS setup program. Ako korisnik to uini, proces podizanja sistema se privremeno zaustavlja, a aktivira se CMOS Setup tako da se mogu uneti izmene u osnovnu konfiguraciju sistema. Sistemski asovnik (Clock) Sistemski asovnik je kvarcni kristal koji po ukljuivanju napajanja osciluje konstantnom brzinom (Meri se u MHz ili GHz) i tako diktira tempo rada, odnosno generie sistemski tajming. Jedan takt (clock cycle) je vreme potrebno za ukljuenje/iskljuenje tranzistora. Na slici 4.15 prikazan je rad sistemskog asovnika. Takt predstavlja recipronu vrednost frekvence, takt = 1/ frekvenca, npr. ako je f=200MHz onda je takt = 5ns. Takt sistemog asovnika je vremenska referenca za CPU, koji na osnovu njega generie sopstvene sinhronizacione signale. Sistemski asovnik formira glavni takt koji se koristi u ostatku sistema, sinhronizuje magistralu i druge module. Prilikom podizanja sistema, bilo hladnog, bilo posle reseta, clock pobuuje CPU da zapone i izvri start-up rutinu. Slika 3.23 Rad sistemskog asovnika

Kljuni pojmovi ipset ekspanzioni slot sistemski asovnik CMOS setup ip magistrala kontroler magistrale kontroler perifernog ureaja magistrala podataka adresna magistrala kontrolna magistrala irina magistrale nivo transfera arhitektura sistema povezanih magistrala arhitektura direktne konekcije od-take-do-take (point-topoint) portovi COM LPT USB VGA DVI PCI AGP PCIe USB BIOS Plug & Play PnP

1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11.

Pitanja i zadaci za vebu Koje osnovne komponente ulaze u sastav savremenog mikroraunara? Koje se osnovne komponente mogu uoiti na matinoj ploi? Kakvi tipovi podnoja za procesore mogu da se pojave na matinoj ploi? ta je SMP i koji operativni sistemi ga podravaju? Koji ekspanzioni slotovi se mogu nai na matinoj ploi savremenog PC raunara? ta je chipset i koje su njegove osnovne funkcije? ta karakterie arhitekturu sistema povezanih magistrala? ta karakterie arhitekturu direktne konekcije? Kako se definie irina opsega (nivo transfera) magistrale? Koji tipovi U/I magistrala se koriste kod savremenih MRS? ta je I/O port i kakve vrste moe biti?

- 50 -

12. 13. 14. 15. 16. 17. 18. 19. 20. 21. 22. 23. 24. 25. 26. 27. 28.

emu slue kontroleri perifernih ureaja? Navedite karakteristike PCI U/I magistrale? Navedite karakteristike PCIe U/I magistrale. Navedite karakteristike AGP U/I magistrale? Navedite karakteristike USB U/I magistrale. Navedite kartice za proirenja koje se uobiajeno koriste. Navedite glavne delove grafikih (video) kartica. Navedite glavne delove zvunih kartica ta su portovi i kakvi tipovi portova se najee koriste kod mikroraunarskih sistema? ta je BIOS i koje osnovne grupe operacija izvrava? ta je POST? ta se radi za vreme inicijalizacije sistema? Koja je uloga Master Boot Record-a? Koja podeavanja omoguava BIOS? ta je CMOS RAM? emu slui sistemski asovnik? Kako se definie clock cycle (takt) i kakva relacija postoji izmeu frekvence i takta sistemskog asovnika? Testirajte svoje znanje

DA/NE pitalice - Odgovorite sa da (+) ili ne (-)

. Hardverske komponente koje su ugraene u

matinu plou moraju da komuniciraju sa centralnim procesorom, dok one koje su povezane preko ekspanzionih slotova to ne moraju.

Povezivanje - Svakom pojmu iz leve pridruite odgovarajuu oznaku objanjenja iz desne kolone

m1
1) USB port 2) VGA port 3) RJ-11 4) RJ-45 5) serijski port 6) konektor napajanja a) obezbeuje dovoljno elektine snage za rad malih perif. ureaja koji nemaju sopstveno napajanje b) FCC standard za tel. prikljuke c) DB konektor 9 pinova u 2 reda d) FCC standard za mrene priklj. e) DB konektor sa tri reda rupica f) zamenjiv kabl koji se zavrava utinicom sa 3 velika pina

Podnoja koja prihvataju ravne ipove zovu se

soketi (sockets) Ako sistemski asovnik kompjutera A radi sa uestalou od 100 MHz, a takt kompjutera B traje 1 ns, to znai da kompjuteri A i B rade istom brzinom.

BIOS obezbeuje redosled aktiviranja ureaja,

koji se moe podesiti da sistem startuje sa flopi ureajem, ili ignorie sve flopi jedinice.

1 __ 2__ 3__ 4__ 5__ 6__ m2 1)

2) 3) 4) 1 __ 2__ ljubiast zelen a) DIN 5 konektor b) S-Video konektor c) konektor. za tastaturu d) konektor.za mia 3__ 4__

. Kao komunikacioni vor matine ploe, ipset

odreuje koliko brzo i efikasno mogu meusobno da razmenjuju informacije CPU, memorija i I/O podsistemi.

. Funkciju North Bridge ipa u Hub arhitekturi

vri Memory Controller Hub (MCH).

- 51 -