REPUBLICA BOLIVARIANA DE VENEZUELA

UNIVERSIDAD NACIONAL EXPERIMENTAL POLITECNICA

ANTONIO JOSE DE SUCRE
VICE-RECTORADO LUIS CABALLERO MEJIAS
NUCLEO CHARALLAVE
CATEDRA: ELECTRONICA 2
PARCIAL 2.
FEBRERO / 08

NOMBRE:_______________________________

EXPEDIENTE:____________

1. Para las caracteristicas electricas de las familias A, B y C responda:

VOH [V] VOL [V]

VIH [V]

VIL [V] IOH [mA] IOL [mA] IIH [mA] IIL [mA] PD [mw] td [ns] tr [ns]

0.4

3.8

0.6

-4

0.1

-0,1

0,8

10

3.5

0.5

3.2

0.6

-8

16

0.8

-0,8

0,4

0.2

2.5

0.4

-10

32

-1

0,8

a)
b)
c)
d)
e)
f)
g)
h)
i)
j)

Compatiblidad en Voltaje de A luego B .

Compatibilidad en Voltaje de C luego A.
Compatibilidad de B luego C
Fan out de A, B y C
Frecuencia de operacin maxima de A y C
Mejor familia logica (porque ?)
Margen de error de B
Si la caracteristica dinamica en potencia de A crece linealmente respecto a
potencia estatica diez veces a frecuencia maxima y la frecuencia de operacin
800 MHz. Cuanto es el consumo en potencia de 15 compuertas.
Si la caracteristica dinamica en potencia de B crece linealmente respecto a
potencia estatica ocho veces a frecuencia maxima y la frecuencia de operacin
500 MHz. Cuanto es el consumo en potencia de 12 compuertas.
Minima resistencia en Pull Down que maneja la familia C.

2. Obtenga f1, f2,f3 y f4 como funcion de x, y , z

74151 (1-of-8 Data Sel/MUX)

Data selector/multiplexer truth table:

la
es
la
es

Select | Strobe | Outputs

C B A | G'
| Y W
--------- |------- |-------X X X | 1
| 0 1
0 0 0 | 0
| D0 D0'
0 0 1 | 0
| D1 D1'
0 1 0 | 0
| D2 D2'
0 1 1 | 0
| D3 D3'
1 0 0 | 0
| D4 D4'
1 0 1 | 0
| D5 D5'
1 1 0 | 0
| D6 D6'
1 1 1 | 0
| D7 D7'

74139 (Dual 2-to-4 Dec/DEMUX)

2-to-4 decoder/demultiplexer truth table:
_ Select | Outputs
Enable G
B A | Y0 Y1 Y2 Y3
------------------- |-----------------1
X X |1
1 1 1
0
0 0 |0
1 1 1
0
0 1 |1
0 1 1
0
1 0 |1
1 0 1
0
1 1 |1
1 1 0

74138 (3-to-8 Dec)

3-to-8 decoder/demultiplexer truth table:
__
__ | Select | Outputs
G2a G1 G2b| C B A | Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
-----------------|-----------|------------------------------------X
X
1|X X X |1
1 1 1
1 1 1 1
X
0
X |X X X |1
1
1 1
1 1 1 1
1
X
X |X X X |1
1
1 1
1 1 1 1
-----------------|----------|------------------------------------0
1
0 |0 0 0 |0
1
1 1
1 1 1 1
0
1
0 |0 0 1 |1
0
1 1
1 1 1 1
0
1
0 |0 1 0 |1
1
0 1
1 1 1 1
0
1
0 |0 1 1 |1
1
1 0
1 1 1 1
-----------------|----------|-----------------------------------0
1
0 |1 0 0 |1
1
1 1
0 1 1 1
0
1
0 |1 0 1 |1
1
1 1
1 0 1 1
0
1
0 |1 1 0 |1
1
1 1
1 1 0 1
0
1
0 |1 1 1 |1
1
1 1
1 1 1 0
-----------------|----------|------------------------------------

Tristate buffer truth table:

A | Enable | Y
------------------H | H | H
L | H
| L
X | L | Z