Beruflich Dokumente
Kultur Dokumente
E1
D Q
c
R
E2
R
c
E1
e1 e2
A
E
1
E
2
PFD
E2
A
B
D Q
VDD
e1 e2
e1 e2
E
1
E
2
E1
E2
E1
E1
E1
E1
E2
E2
E2
A
E2
A
Circuit PFD
VDD
Filtres
intgrateurs
E1
Sommateur
analogique
E2
D
VDD
Vd
Plage = 4
Vd
La logique est telle que les interrupteurs lectroniques K1 et K2 ne peuvent pas tre ferms
en mme temps. On obtient 3 tats en sortie :
K1 ferm, K2 ouvert sortie = Vdd niveau H
K1 ouvert, K2 ferm sortie = 0 niveau L
K1 ouvert, K2 ouvert sortie en lair, haute impdance ( niveau Z)
Les deux signaux sont priodiques, mais de frquences diffrentes. Prenons par exemple
fe > fs, la sortie ne sera pas ltat L. Elle voluera entre H et Z car puisque Te < Ts il y aura
toujours au moins un front de E1 entre deux fronts de E2.
Si les signaux sont de mme frquence mais dphass, la sortie est priodique avec un
niveau H entre les fronts si E1 est en avance sur E2 sinon tat Z. Elle serait au niveau L entre
les fronts si E1 tait en retard sur E2.
La caractristique est asymtrique par rapport zro. Cette proprit permet de distinguer les
diffrences de frquences positives des diffrences de frquences ngatives. La boucle se reverrouille toujours
Ce type de PFD admet une caractristique o le dphasage peut varier sur une plage de 4
Plage = 4
Kd =
V/rd
charge pump
Le but principal de la pompe de charge est de convertir les tats logiques du dtecteur de
frquence de phase en signaux analogiques adapts au contrle de l'oscillateur command
en tension (VCO).
Les sorties du PDF commandent deux commutateurs de courant de telle sorte que le courant
Io lentre du filtre de boucle prend 3 valeurs distinctes + Ic (tat haut: charge), 0 (tat
ut
p
haute
impdance Z) et - Icp (tat bas: dcharge)
VDD
Up
VDD
E1
CK
Icp
Sup
Iou
t
E2
VDD
CK
Sdown
Q
DOWN
Icp
Filtre
de
boucle
Vers
VCO