Tema 3: Diseo de

sistemas secuenciales
sncronos
1. Latches y biestables.
2. Implementacin cannica de
sistemas secuenciales.
3. Minimizacin de estados
4. Codificacin de estados.
5. Diseo de circuitos
secuenciales con diferentes
clases de biestables.
Gajski, tema 6.

1.
1.
Bi
es
ta
bl
es
:

de
fi
ni
ci
n
Biestable es todo elemento que
tiene dos estados estables (0 y 1).
Sirve para almacenar un bit de
informacin.
La hiptesis de
funcionamiento sncrono de
los sistemas secuenciales
supone que:El estado slo
cambia una vez por ciclo de
reloj y el cambio es simultneo
en todos los biestables.
Tras un cambio de estado las
entradas de los biestables
tienen tiempo de alcanzar un
valor estable antes del siguiente
cambio de estado.

T
i
p
o
s
d
e
b
i
e
s
t
a
b
l

e
s
A
m
p
l
i
a
c
i

n
d
e
T
e
c
n
o
l
o
g

a
d
e
C
o
m
p
u
t
a
d
o
r
e
s

Segn su comportamiento lgico:S-R

D
J-K
T
Segn su comportamiento
temporal:Latch
Latch sncrono (sensible a nivel)
Flip-flop disparado por flanco
Flip-flop maestro-esclavo
E
c
u
a
c
i
o
n
e
s
C
a
r
a
c
t

e
r

s
t
i
c
a
s
R-S:
D:
J-K:
T:
Q+ = S + R Q
Q+ = D
Q+ = J Q + K Q
Q+ = T Q + T Q
S R Q+
00Q
010
101
1 1 proh.
J K Q+
00Q
010
101

11Q
D Q+
00
11
T Q+
0Q
1Q
Ded
uci
das
a
part
ir
de
dia
gra
mas
de
K
p
a
r
a
Q
(
t
+

1
)
=
Q
+
=

(
E
n
t
r
a
d
a
s
,
Q
)

1.2.
Biestab
le
asncro
no
(latch)
A
m
p
l
i
a
c
i

n
d
e
T
e
c
n
o
l
o
g

a
d
e
C
o
m

p
u
t
a
d
o
r
e
s

La salida cambia cuando cambian

las entradas.
Ejemplo 1: S-R (con entradas
activas a nivel alto).
Ejemplo 2: S-R (con entradas
activas a nivel bajo).
S R Q+
00Q
010
101
1 1 proh.
S R Q+
0 0 proh.
011
100
11Q

Q
S
R
Q
R
S
Q
Q