ELC-1IS Materiales: Timer: LMS5S. © Amp-Op: LM356, = MOSFET: 14007. * Resistencias de: 1kQ(2), 1.5k(1), 2.9kQ(1), 1000(1). * Capacitores de: 0.01uF (1), 0.1uF (1), 1000pF (1). + Potencidmetro de 10k INTRODUCCION: Cuando un equipo electrénico nos muestra una informacién, puede hacerlo de forma analégica de forma digital; una seital analigica es continua, y puede tomar infinitos valores. De diferente manera el concepto de una seal digital nos indica que es discontinua de otra manera se puede decir que va “a saltos”, pasa de un valor al siguiente sin poder tomar valores intermedios. Los circuitos que se implementaran en la practica; un generador de reloj, switches analégicos, sample and hold y finalmente un multiplexor analégico 2.1 En el presente laboratorio se implementaron circuitos para ilustrar los conceptos mencionados, se analizo cada uno de los circuitos en el cual se presentan el procedimiento y resultado obtenidos. No habiendo mas que agregar, se ha preparado el siguiente reporte. DESARROLLO DE LA PRATICA.- & PARTE I: El timer LMSS55. Deseripcién del cireuito: En la figura 1 se muestra el LMS5S_configurado como un multivibrador astable (generador de reloj). Ademds se calcularon los valores requeridos de RA y RB para conseguir una sefial de reloj de 20kHz (+5%) con un ciclo de trabajo de aproximadamente el 60%. Se utilizo un condensador C =0.01uF. +15V Covpass O.tuF Figura 1: El timer LM55S. LABORATORIO : “SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXER ANALOGICO”.ELC-1IS Se realizaron los célculos siguientes: i Th Ciclo de trabajo = =" Ee. 1 Th+Tl= + Ee2 Para un ciclo de trabajo del 60% y sustituyendo los valores en ecuacién 1, obtenemos lo siguiente: o6=—h_ © T/20kH2 Th = 30ps Sustituyendo en la ecuacién 2, tenemos: Sabiendo que: TL= € X Rp Xx Ini€2) Calculamos el valor requerido para RB: ky = Tl 20us ® x Ini) 0.01 pF x Ini€2) 3kQ Por lo tanto el valor que RA debe tener se calcula de la siguiente manera: Rat Re Ciclo de trabajo = 5 aR Ry + 3k 06 = Ry + 2GKQ) Ry = 15k0 LABORATORIO 4: “SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXER, ANALOGICO”.ELC-1IS Resultados Obtenidos: Al realizar los cdlculos necesarios para los requerimientos pedidos, los resultados obtenidos fueron los siguientes Figura 2: Resultados obtenidos para Veux Simulaci6n: Teniendo los valores de las resistencias del circuito, construimos el diseiio en TINA. +18 Vout Chypass 100n RESEB OUT "T_LNSS9) ttn a 3 é 2 ae Figura 3: LM555 como multivibrador astable. : “SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXER ANALOGICO”. LABORATORIOELC-1IS El resultado del circuito multivibrador astable anterior es el siguiente: 2B) Nally Ag) liebe ~iol RR saleel | als) 28.00- g a von 100} | team Tosa thas ‘bin teem fsa or) Figura 4: Resultado LM555 como multivibrador astable. Discusién: Como podemos ver en el resultado, se han marcado con los cursores el inicio y el fin de un periodo. Esto con la intencién de calcular la frecuencia a la que trabaja el circuito. Tomando en cuenta que f = 2; T= periodo 0.22ms — 10.17ms = 50ms Por lo tanto: a f= coms f = 20KHz Para obtener este resultado se tienen que tener en cuenta algunos detalles en cuanto a la simulacién de este circuito. LABORATORIO 4: “SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXER, ANALOGICO”.ELC-1IS Como observamos en el resultado, el tiempo de inicio es de ti=10ms y el tiempo final es de 1£10.50ms. Esto se hizo debido a que cuando el circuito comienza su funcionamiento, este no inicia con las condiciones requeridas. Toma algin tiempo para que el funcionamiento del timer sea el adecuado. 20005 Vout s000- 000 20.000 00000 750000 00m, Time(s) Figura 5: LMS555 resultado transiente. Como se muestra en la figura 5, en las condiciones iniciales de la respuesta del sistema, el resultado de la frecuencia varia segin el tiempo de funcionamiento. También se tiene que tomar en cuenta que para simular multivibradores astables, en TINA tiene que marcarse la casilla “Zero Initial Value”. ‘Transient Analysie Staridiplay [10m bl | |v_ OK Endalislay fim BL | 96 Cancet = © Calculate oparaing port Drawexcitation Figura 6: Condicién Transiente LABORATORIO 4: “SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXER, ANALOGICO”.ELC-1IS a PARTE IL: Inversor CMOS, Deseripcién del circuito: Del timer LMSS5 la salida digital Vecx variaré entre tierra y + 15V. E] multiplexer 2.1 requeriré la salida Voix y su completo Veomp. La figura 7 muestra el inversor CMOS. Figura 7: Inversor CMOS. Resultados Obtenidos: Para gencrar la sefial complemento se utilizo un inversor digital construido en base a dos transistores del arreglo del MOSFET 14007. Los resultados obtenidos fueron los siguientes: Figura 8: Resultados obtenidos para Vcomp. “SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXER ANALOGICO”. LABORATORIO 4:Simulacién: En adicién a la primera etapa, que es el Timer con LMSSS, se agrega una etapa inversora. 218 o48 Voi oT ie ‘Veo Ccoypas 1000 Rece® out [+-——eonr sel i = é a Figura 9: Timer LMS55 con Inversor CMOS en la salida. Se utilizé un modelo en TINA para los MOSFET del MC14007, que son los que conforman la etapa del inversor CMOS. Presentamos en resultado a continuacién: a0 ok ow a0 Veomp ‘00 100 100m 10200 103m 10m 10508 Tine) Figura 10: Resultado del Inversor CMOS a una senal CLK. LABORATORIO 4: “SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXER, ANALOGICO”.ELC-1IS Discusién: Se toms la salida del cireuito anterior, el timer con el LM555, por lo tanto las mismas caracteristicas del circuito se conservan y se muestran en la salida Verx. En la salida Vcomp, vemos el mismo resultado que Verx, sin embargo el inversor cumple la funcién que se espeta del, la cual es invertir el resultado. Si sobreponemos las seiiales resultantes podemos ver claramente como estas dos sefiales son las opuestas a la otra. vege Figura 11: Inversor CMOS, sefiales superpuestas. Al observar las sefiales, a pesar de que se invierte completamente Vex, vemos un pequefia diferencia en la parte superior de Verx. Esto debido a que la etapa inversora se alimenta con +15V, lo cual compensa la sefial que viene deteriorada desde Veix. & PARTE LI: Sample and Hold. Deseripeién del cireuito: En la figura 12 se muestra el circuito Sample and Hold, se utilizo un de los MOFETS canal N del 14007 como switch analégico para M3 (como se indica en la figura), las resistencias RG3 y RS3 son para proteccién del switch analégico que se manejo en nuestro circuito, Veemp=Veare bcs Aka Mc14007 |g +15V Figura 12: Circuito Sample and Hold. LABORATORIO 4: “SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXER, ANALOGICO”.Resultados Obtenidos: Se debe mencionar que Vorn es una sefial seno de IkHz, de SV pico a pico con un offset de +2.5V, ademés el voltaje varia de 0 a +5V. Los resultados obtenidos fueron los siguientes: Figura 13: Resultados obtenidos para Vuow. Simulacién: Ahora agregamos una etapa més a nuestra salida invertida por la etapa anterior. Figura 14: Sample And Hold LABORATORIO 4: “SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXER ANALOGICO”.ELC-1IS Ahora veremos el resultado de la nueva etapa como Vion, manteniendo siempre Voix y Vcomp. Ademas se verd la sefial VGEN, que es una seiial senoidal con SVpp, 1KHz y 2.5VDC-offset. VGEN y Vuorn tendran que oscilar entre OV y SV. 2000 000 20005 veom 100 10.00 {100m 200m 300m 1400 Time(s) Figura 15: Resultado Sample and Hold Discusién: Enel circuito vemos un transistor MC14007 conectado como switch analégico. Este switch va a ser controlado por la sefal de reloj invertida, Veomp=Vgate, lo cual modificara el voltaje de compuerta del transistor, dependiendo de la frecuencia del LMSSS. El voltaje de compuerta a su vez activa y desactiva el switch que hemos conectado. Este efecto se puede apreciar brevemente en Ia figura 15 cuando vemos que la sefial Vio tiene una sefial senoidal de IKHz, pero tiene pequeiios sobresaltos que corresponden a la sefial Veomp, que tiene una frecuencia de 20KHz. Esos sobresaltos son por efecto del transistor conectado como switch, El amplificador operacional LM356, esté conectado como seguidor de tensién realimentado con su entrada inversora, Alimentamos la sefial senoidal desde la entrada no-inversora, Esta configuracién actia como un sujetador de voltaje, el cual mantendra estable el nivel de tensién que requerimos a la salida de nuestro circuito, a pesar de los cambios que se realizaran en él LABORATORIO : “SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXER ANALOGICO”.ELC-1IS 600. vos 00. van 00 Tne) Figura 16: Entrada y Salida del Amp-Op. CktoSample and Hold. Confirmamos asi el funcionamiento del sujetador de tensidn. Siendo Veap, la entrada no inversora del amp-op, y Vuotp la salida del circuito. & PARTE IV: Multiplexer analégico. Descripein del cireuito: En la figura 17 se muestra el circuito Mutiplexer analégico, el resultado que se espera obtener a la salida del multiplexer es una sefal del tipo senoidal pero compuesta por una serie de impulsos, los cuales tendrén una altura igual que la sefial de entrada. Veame=VEnTE ioe meraoo7_ | +15V Vx bros +15 tks mc14007__] 30 Figura 18: Circuito Multiplexer Analégico. LABORATORIO 4: “SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXER, ANALOGICO”.Resultados obtenidos: Tal como se muestra en las figuras siguientes los resultados obtenidos son como los esperados para el funcionamiento de muestro circuit. Los resultados obtenidos fueron los siguientes: Figura 19: Resultados obtenidos para Vour: Figura 20: Resultados obtenidos para Vour_Offvet. Simulacién: Finalmente agregamos una etapa extra a nuestro circuito, quedando el circuito de la siguiente manera: “SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXER ANALOGICO”. LABORATORIO 4:ELC-1IS a ae Figura 21: Multiplexer Analégico La etapa agregada al circuito, es un switch analégico extra, Este estard alimentado por Verx, el cual es el opuesto a Veomp. El resultado lo vemos a continuacién . = we = i Tam — — sin Times) Figura 22: Resultado Multiplexer Analégico LABORATORIO 4: “SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXER, ANALOGICO”.ELC-1IS Discusion: Ahora vemos un switch adicional, de nuevo, implementado a partir de de un MOSFET. La configuracién de él, es igual al switch implementado anteriormente. La principal diferencia es la alimentacién del switch. El yoltaje de compuerta se alimenta con Verx, y la fuente tiene una alimentacién DC por medio de un potenciémetro. Esta nueva seal la inyectamos junto con la sefial de switch anterior en la entrada no inyersora del amplificador operacional. La sefial de ambos switches en la entrada no inversora, junto con la sefial de salida en Vuioun las aislamos para un mejor andlisis 2000 000. 2000. 1000 300m 800m 700m 800m 00m Timete) Figura 23: Seales Vmux y VHold aisladas. \Vemos ahora que Viux es la sefial de entrada al sujetador de voltaje. Como en el circuito anterior podemos ver el efecto que tiene el switch sobre la sefial. La diferencia de las sefiales es debido a que los switches con alimentacién de reloj opuesta, se encienden y se apagan con una frecuencia de 20KHz; Sin embargo cada switch al encenderse busca seguir la tensién que alimenta cada switch, al ser opuestas, una sefial senoidal se forma en los extremos de las sefiales. Cuando vemos Voto, a diferencia de Vmux, solo se muestra la mitad de la sefial. Esto se debe al efecto del amplificador operacional conectado como sujetador de voltaje. LABORATORIO : “SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXER ANALOGICO”.ELC-1IS CONCLUSIONES. En base al conocimiento adquirido con la investigacién teériea y su correspondiente aplicacién practica, se llegaron a las siguientes conclusiones + El multivibrador astable tiende a necesitar un tiempo para normalizar sus funciones En nuestro easo el DutyCycle 0 Ciclo de Trabajo se ve afectado en las condiciones iniciales de funcionamiento del circuito, por lo tanto también nuestra frecuencia y es prudente dar un tiempo de periodo se vieron afectados. Para el andi estabilizacién al sistema. + Los circuitos Sample and Hold y Multiplexer analégico, son circuitos que capturan el valor de tensién de una sefial que varia continuamente en el tiempo, y congela ese nivel de tensién por un periodo de tiempo determinado. Sabiendo esto podemos concluir que este cireuito se puede implementar para climinar valores no deseados dentro de las seflales que queremos transmitir en el sistema, y asi evitar corrupcién en la seffal de salida. + Para implementar los tiempos en los que el circuito simple and hold y el multiplexor estarin sujetando la tensién, se utilizé una seital de reloj implementando un LMSSS. Esta es una manera muy prictica de manipular estos circuitos, debido a que el disefio de la frecuencia a la que trabaja el reloj es facilmente ajustable. Tambien el DutyCycle se puede ajustar ficilmente de acuerdo a la necesidad que requieran los cireuitos analigicos ya mencionados. Esto hace del timer la mejor manera de manipular la frecuencia de muestreo (sample) de los circuitos desarrollados. LABORATORIO 4: “SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXER ANALOGICO”.BIBLIOGRAFIA. * Sedra, Adel y Smith, Kenneth. Circuitos Microelectrénicos, Quinta edicién, McGraw-IIill Interamericana, 2006. + http://recursostic.educacion.es/secundaria/edad/4esotecnologia/quincenaS/4q2_cont enidos_la.htm. © hitp://www.ti.comvlitds/symlink/Im555.paf * http://www. clectronies-tutorials.ws/transistor/tran_7.html LABORATORIO 4: “SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXER, ANALOGICO”.ELC-1IS ANEXOS. YO ES uests Les LABORATORIO 4: “SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXER, ANALOGICO”.ELC-1IS Ld Instn Connection Diagram one, VAP Peas ‘sen vit in EE nt Th a sl esta gee wD i nm oe Aid 22st ay pent ween sagt HOE pe ‘Absolute Maximum Ratings" [sor ewe a Fora zeus era Eo ean oe rege ge aS Tone] ae Tene Roe Beware ag rear For tae tg cae a Er Oa Poor ese west) Vi Fase a ae Eas Eq 1 Ae ens eng ee rh age te dev ay es Cnet ag crs ‘Wi dice afta, tot ae ecru Sect Chute eC aC ec ‘Secs ade sated im snail rae ka Tate eva heim Rags State el en aries wate NTH he wwe Pe Hp eau lh Adv etre (amy sce td sues ae a aT Rear vty a te 1) ww all ema fa dice a be dnd ae 2 wel 0 mans oregon ‘tar ater oO Po TAY oc) a ZOEY ROP tw wee. a) ATO RETR ney ay LSE LESS era acne LABORATORIO : “SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXER ANALOGICO”.ELC-1IS YP ons mtaon (LPASS, LF166, LF355, LP3S6, LFS57 sinh 28RD MAC 33 (LFASSILFA56/LF256/LF257/LF305/LF356/1F357 JFET input Operational Amplifiers ech amp: LK, HB, La, LPS FEATURES Adraniages : eee en ar Ee + RUYfed JFETS Alo Btow-Out Free Hanating Compared win MOSFET input Davees + Excelent tr Low Notes Appcations Using Either High or Low Sourca Impedance Vary Low ik Comer + Offst Acjust oes Nat Degrads Det or CCommen-Moda Rejaction a6 tn Most Ianoitine Ampitnrs “ + New Output Stage Allows Use of Largs CCapacttve Load (6,000 pF) witnout Siabinty Froblems + intemal Compansation and Lange Oimsrentiat Input Voltage Capabllty "= APPLICATIONS + Precislon High Spaed integrators + Fast DIA and AD Converters DESCRIPTION ‘These a te fret monalhe: JFET Inet operon Eat te ae oD. er oe rans + High inpaimpadance: 10D + Low nput Nee Curent 0.01 pANFE + High CommanAfone Reeoton Rath: 10008 + Lage DC Vatage Gan: 10508 ‘Table 1, Uncommon Features ses | ge] ae] oa yas | Ge] te ra | Bea Dat Tole sat br Fatuans = [2 |=| = Wapato! = |? | = | ee lxnatome | | a |e [ore ‘ago LABORATORIO 4: “SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXER ANALOGICO”.ELC-1IS (A vationat Semiconductor ae CD4007M/CD4007C Dual Complementary Pair Plus Inverter General Description Features The CDAGOTM/CDACO7C corsits of the conanatay Wide supply vellage range a0V to 18 pais O1N- and P-channal enhancement modo UOSranss- wm High rosa inmunty 045 Voc tye) {ors sutblefor serios/shunt applications Al inpus arapro- tected trom static discharge by diode clamps to Vp and Ve, For proper eperaton the voltages a all gins must be con- staned to be betveen Ves ~ OV and Van + 0.8V ata tines Connection Diagram 00 nuit Top View Nele:AE Pa abies connie Von ‘edai Netwmn bres aro connate Toa. LABORATORIO 4: “SWITCH ANALOGICO, SAMPLE AND HOLD, MULTIPLEXER ANALOGICO”.