Practicas Electronica Ii

SEP SES
INSTITUTO TECNOLÓGICO DE LEÓN

INGENIERÍA ELECTROMECÁNICA
LABORATORIO DE ELECTRÓNICA
Prof. Ing. Casillas Torres Gerardo Arturo
Alumnos:
• Buzo Muñoz Antonio de Jesús

• Juárez Espínola Alejandro
• Lozano Martínez Guadalupe de Jesús
• Padilla Hernández Raúl
• Rocha Ugalde Daniel
7º Semestre
Grupo: 3552 Periodo: Agosto Diciembre 2008
Equipo: 1 Horario: Martes y Jueves (10:30 a 12:10 Hr)
# Nombre de la Práctica Firma

1 Circuito Astable y Monoestable con el Temporizador 555
2 Compuertas lógicas y circuitos biestables
3 Contadores y Decodificadores
4 Codificador de teclado
5 Uso de registro de corrimiento para hacer funcionar un motor a pasos
6 Proyecto Final: Maquina de Estados
Promedio
Practica # 1 Equipo 5
Grupo 3552 02 Septiembre 2008
PRÁCTICA # 1
CIRCUITO ASTABLE Y MONOESTABLE CON EL TEMPORIZADOR LM555
OBJETIVO
Diseñar y armar un circuito Astable y un circuito monoestable con el circuito temporizador

LM555.
OBJETIVOS ESPECÍFICOS
• Armar un circuito Astable con el temporizador LM555 para una frecuencia de 10

Khz.
• Armar un circuito monoestable con el temporizador LM555 que encienda un diodo
emisor de luz (Led) durante 30 segundos después de aplicarle una señal de disparo
al temporizador. El circuito debe permitir inicializar (resetear) al temporizador en
cualquier momento.
INTRODUCCIÓN
EL circuito integrado LM555 es un circuito muy popular por su facilidad de uso y

aplicación. Sus aplicaciones básicas son como circuito Monoestable y Astable. Sin embargo
puede tener otras aplicaciones si se comprende bien su configuración interna. Por ejemplo
es utilizado en los circuito de “control de nivel de agua” caseros para determinar si el
tanque elevado (tinaco) necesita ser llenado de agua proveniente de una cisterna. Los
censores de nivel son conectados al LM555 y éste determina si manda la señal para
accionar el motor de la bomba. Otra aplicación del LM555 es en sencillos procesos
secuenciales temporizados.
EQUIPO
1 Multímetro
1 Fuente fija de +12 voltios de c.c.
1 Osciloscopio
MATERIAL
1 tablilla de conexiones (project board) y alambre para conexión

1 circuito integrado LM555
1 capacitor electrolítico o cerámico (según diseño)
1 capacitor de 0.1 microfaradios
Varias resistencias (según diseño)
1 diodo LED
2 pulsadores (push-botton) normalmente abiertos
MARCO TEÓRICO
Las terminales del circuito integrado temporizador 555 son las siguientes;
LM555CN encapsulado doble en línea de 8 pines (DIP8).
Sin embargo su configuración interna consta de dos comparadores, un flip flop y un

transistor;
Estructura interna del circuito temporizador 555.
Como ya se ha dicho tiene 2 funcionamientos, Astable y Monoestable, el Astable genera

un tren de pulsos (frecuencia), el cual se puede calcular mediante;
De donde;
Para el circuito monoestable la fórmula para encontrar cuanto tiempo tarda en alto el
pulso de salida es;
Las formas de onda de capacitor y de salida para un circuito astable son;
Las formas de onda de capacitor y de salida de un monoestable son;

El rango de voltaje para alimentar al 555 es desde 4.5 a 16 VDC.
METODOLOGIA
1.- El alumno diseñará y armará un circuito Astable a 10 kHz con el LM555. Mediante el
osciloscopio comprobará que la frecuencia de salida sea la correcta.
2.- Armar un circuito monoestable con el temporizador LM555 que encienda un diodo
emisor de luz (led) durante 30 segundos después de aplicarle una señal de disparo. El
circuito debe permitir inicializar (resetear) el temporizador en cualquier momento
mediante la aplicación de una señal momentánea de cero voltios en la terminal 4 del
temporizador.
En lugar del diodo LED puede conectarse un transistor que active un relevador
electromecánico y éste accionar un motor o un foco de corriente alterna, el circuito es
parecido al de la figura 2 de la práctica 4.
SIMULACIÓN
Astable para 10 KHz
Esquemático del circuito Astable 10 kHz
Grafica correspondiente para las terminales correspondientes.

Monoestable 30 s
Esquemático para 30 s.
La simulación se llevo a cabo mediante el software Orcad 16 demo.

CONCLUSIÓN
Podemos concluir que mediante el uso del 555 podemos realizar de manera fácil y
económica un circuito Astable generador de frecuencia para después utilizarlo en alguna
etapa donde se requiera señales de reloj por ejemplo en contadores. Y mediante el uso de
simples formulas también se puede calcular circuitos temporizadores de bajo tiempo para
aplicaciones donde queramos tener un retardo a la conexión o a la desconexión de algún
dispositivo x, y con la facilidad de que dichos componentes son fáciles de conseguir.
PRÁCTICA # 2
COMPUERTAS LÓGICAS Y CIRCUITOS BIESTABLE
OBJETIVO
Comprobar la tabla de verdad de las compuertas lógicas básicas así como del circuito
biestable (flip-flop) S-C (set-clear).
• Armar un circuito con compuertas lógicas y comprobar la tabla de verdad “O” (OR),
“NO O” (NOR), “Y” (AND) y “NO Y” (NAND).
• Armar un circuito S-C con compuertas lógicas “NO Y” (NAND) y comprobar su tabla
de verdad.
• Armar un circuito S-C con compuertas lógicas “NO O” (NOR) y comprobar su tabla
de verdad.
INTRODUCCIÓN
Las compuertas lógicas son los elementos básicos de cualquier circuito digital, de hecho la
computadora tiene internamente miles de compuertas en circuitos integrados y
microprocesadores. Las compuertas elementales son: “O” (OR), “NO O” (NOR), “Y” (AND)
y “NO Y” (NAND).
Los circuitos digitales operan con dos señales, ceros y unos. Habitualmente el cero
corresponde a cero voltios y el uno a 5 voltios aunque estos niveles de tensión pueden
cambiar. La tecnología de circuitos integrados TTL (transistor Transistor Logic) funciona
con los niveles de 0 y 5 voltios tanto para sus señales como para su alimentación.
Mediante compuertas es posible configurar circuitos bi. estables tales como el tipo Set-
Clear, D, J-K entre otros. Estos circuito bi. estables son básicos para diseñar contadores,
memorias, decodificadores, etc.
1 Multímetro
MATERIAL:
1 Tablilla de conexiones (Project board) y alambre para conexión

1 Circuito integrado con compuertas O
1 Circuito integrado con compuertas AND
1 Circuito integrado con compuertas NOR
1 Circuito integrado con compuertas NAND

1 Diodo LED color rojo
1 Diodo LED color verde
2 Pulsadores (push-botton) normalmente abiertos
2 Resistencias de 10 K a ½ o ¼ de Watt
2 Resistencias de 330 ohms a ½ o ¼ de Watt
MARCO TEÓRICO
Acrónimo Inglés de Transistor-Transistor Logic o "Lógica Transistor a Transistor". Es una

familia lógica o lo que es lo mismo, una tecnología de construcción de circuitos
electrónicos digitales. En los componentes fabricados con tecnología TTL los elementos de
entrada y salida del dispositivo son transistores bipolares.
Su tensión de alimentación característica se halla comprendida entre los 4,75v y los 5,25V
(como se ve un rango muy estrecho). Los niveles lógicos vienen definidos por el rango de
tensión comprendida entre 0,2V y 0,8V para el estado L (bajo) y los 2,4V y Vcc para el
estado H (alto).
La velocidad de transmisión entre los estados lógicos es su mejor base, si bien esta
característica le hace aumentar su consumo siendo su mayor enemigo. Motivo por el cual
han aparecido diferentes versiones de TTL como FAST, LS, S, etc y últimamente los
CMOS: HC, HCT y HCTLS. En algunos casos puede alcanzar poco más de los 250 MHz.
Las señales de salida TTL se degradan rápidamente si no se transmiten a través de

circuitos adicionales de transmisión (no pueden viajar más de 2 m por cable sin graves
pérdidas).
Características eléctricas para TTL (LS) se muestra a continuación;

Familias TTL
Los circuitos de tecnología TTL se prefijan normalmente con el número 74 (54 en las
series militares e industriales). A continuación un código de una o varias cifras que
representa la familia y posteriormente uno de 2 a 4 con el modelo del circuito.
Con respecto a las familias cabe distinguir:
• TTL : Serie estándar

• TTL-L (low power) : Serie de bajo consumo
• TTL-S (schottky) : Serie rápida (usa diodos Schottky)
• TTL-AS (advanced shottky) : Versión mejorada de la serie anterior
• TTL-LS (low power shottky) : Combinación de las tecnologías L y S (es la familia
más extendida)
• TTL-ALS (advanced low power shottky) : Versión mejorada de la serie AS
• TTL-F (FAST : fairchild advanced schottky)
• TTL-AF (advanced FAST) : Versión mejorada de la serie F
• TTL-HC (high speed C-MOS) : Realmente no se trata de tecnología TTL bipolar sino
CMOS
• TTL-HCT (high speed C-MOS) : Serie HC dotada de niveles lógicos compatibles con
TTL
La distribución de los pines respecto a los circuitos integrados TTL varía dependiendo el
código, para las que se utilizaran, mostraremos su distribución;
Código Descripción Pines
74LS00 4 Compuertas de 2 entradas “NAND”
74LS02 4 Compuertas de 2 entradas “NOR”

74LS08 4 Compuertas de 2 entradas “AND”
74LS32 4 Compuertas de 2 entradas “OR”
Tabla de circuitos a utilizar.
Las salidas de las compuertas lógicas dan como salida dos tipos de señal, 0 y 1, de
manera que si se conectara la salida de una en paralelo con otra salida se produciría un
cortocircuito, ya que si una salida da un “1” y la otra un “0”, se estaría cortocircuitando.
De igual manera no es recomendable dejar una de las entradas de la compuerta sin

conectar, ya que al hacerlo la configuración interna del circuito puede percibir valores que
haga que la salida de valores erróneos.
Para conectar un led a la salida de una compuerta lógica se tiene que calcular una
resistencia para no dañar el circuito TTL y el led;
Pero siempre por lo general se coloca una resistencia de 330 ohm, para no afectar posible
consumo excesivo de corriente evitando que se pueda quemar la salida de alguna patita.
La tabla de verdad para un circuito biestable armado con compuertas NAND y NOR;
METODOLOGIA
1.- Buscar en manuales o libros el número (74LSXX) de los circuitos TTL a utilizar.
2.- Conectar los circuitos integrados TTL para comprobar la tabla de verdad de una de sus
compuertas. Para conocer el valor de salida de las compuertas conectar una resistencia y
un diodo LED.
3.- Armar un circuito biestable con compuertas NAND y comprobar su tabla de verdad. Es
recomendable conectar una resistencia y un LED en las terminales Q y Q negada para
facilitar la visualización de los valores de salida.
SIMULACIÓN
Biestable SC (Set-Clear) NAND.

Diagrama de tiempos, Rojo – S, Verde – C, Amarillo – Q.

Estado prohibido, (0,0)

DESARROLLO
Durante la práctica armamos las diferentes compuertas para comprobar su tabla de

verdad en donde solo usamos una compuerta de cada circuito integrado, colocamos el
arreglo de la siguiente manera para cada compuerta:
Resistores en Pull-Down.
Utilizando resistores pull-down, para tener por de fault siempre sin presionar los botones
la primera condición. De igual manera se comprobó todas las compuertas para comprobar
sus tablas de verdad y realmente coincidían.
Arreglos para comprobar la tabla de verdad de cada compuerta.

Después el maestro nos pidió que armáramos un arreglo de mínimo tres entradas para
comprobar la tabla de verdad y su expresión booleana, y el circuito que hicimos fue el
siguiente:
Arreglo de tres entradas a comprobar su tabla de verdad y su expresión booleana.
Durante la práctica se nos daño una compuerta tipo AND y ya no pudimos ni alcanzamos a
terminarla, puesto que ya no teníamos otra.
Al día siguiente compramos una nueva y lo armamos y probamos y ya nos funciono.
RESULTADOS Y/O CÁLCULOS
Los resultados fueron satisfactorios y concordantes con la práctica.
Las tablas de verdad fueron:
AND NAND
A B S A B S
0 0 0 0 0 1
0 1 0 0 1 1
1 0 0 1 0 1
1 1 1 1 1 0
OR NOR
A B S A B S
0 0 0 0 0 1
0 1 1 0 1 0
1 0 1 1 0 0
1 1 1 1 1 0
Estos fueron los resultados obtenidos de las compuertas.

Y para el arreglo realizamos los cálculos de la tabla de verdad y la obtención de la

expresión booleana y simplificarla.
DECIMAL ENTRADAS SALIDA

# A B C S
0 0 0 0 0
1 0 0 1 0
2 0 1 0 1
3 0 1 1 0
4 1 0 0 1
5 1 0 1 1
6 1 1 0 1
7 1 1 1 0
La expresión quedo de la siguiente manera:
Simplificándola mediante Mapas de Karnaugh, nos quedo así:
De igual manera se comprobó mediante simulación:
Armado del circuito y la herramienta convertidor lógico.
La ventaja que presenta este convertidor lógico es que podemos obtener desde introducir
la tabla de verdad con respecto a una salida y obtener su función lógica y simplificarla
para poder implementarla automáticamente con presionar el botón llamado “Boolean
Expression to Circuit”, el cual a partir de una expresión booleana simplificada o no, con
presionarlo nos coloca en la hoja el circuito lógico.
Resultados de la simulación.
ANALISIS DE RESULTADOS
Nos dimos cuenta que mediante la reducción podríamos armar un circuito más simple con
menos compuertas, pero nuestra sorpresa fue que tendríamos que usar compuertas NOT
o NAND (uniendo sus terminales de entrada), para poder tener las negaciones
correspondientes. Este es el circuito con la función simplificada:
Circuito simplificado.
Anteriormente se menciono que podríamos hacer que el software nos realizara el circuito
lógico, a través de una expresión booleana, bueno pues el circuito antes mostrado se
realizo de esta manera. Siguiendo con la simplificación llegamos a una tabla comparativa
de que era más factible y rápido de usar:
Comparación Normal Simplificado

# Compuertas 3 5
# Circuitos integrados 2 3
En resumen la mejor combinación y más simple de armar es la inicial, y obteniendo el

resultado necesario.
CONCLUSIONES
Podemos concluir que partiendo de una idea para aplicación en cualquier ramo o ámbito
en donde necesitemos tener una salida condicionada a varias entradas podemos realizarla
de manera fácil y rápida mediante la utilización de compuertas lógicas, aplicando Mapas
de Karnaugh, o simplificación mediante algebra de boole, para después simplificarla y
armar el circuito, en una primera etapa para simulación en algún paquete electrónico,
para ver si estamos realizando exactamente lo que se necesita.
Una vez que se simulo y se obtiene el resultado exitoso podremos pasar a la realización
física del diagrama obtenido, analizando costes, cantidad de elementos a usar, y la
facilidad para encontrar los componentes a usar de otra manera nuestro diseño quedaría
no muy flexible.
PRÁCTICA # 3
CONTADORES Y DECODIFICADORES
OBJETIVO
Armar un contador electrónico con display que cuente del 0 al 12 sincronizado con la señal
de alimentación de CFE utilizando compuertas lógicas, contadores y decodificadores.
• Armar un circuito divisor de frecuencia (MOD 60) sincronizado con la señal de CFE
que sirva como señal de reloj.
• Armar un contador electrónico con display de dos dígitos que cuente del 0 al 12. La
señal de reloj la debe recibir de un divisor de frecuencia MOD60.
INTRODUCCIÓN
Un contador digital de eventos se puede implementar fácilmente mediante electrónica

digital. El contador digital puede ser utilizado para contar el número de personas que
pasan por una puerta o simplemente para mostrar el número de pulsos de reloj que está
recibiendo.
El contador digital se puede armar con un generador de pulsos, un divisor de frecuencia,

un contador, un decodificador y un display de 7 segmentos. Algunas veces puede ser
necesario utilizar compuertas lógicas para lograr que el contador digital funcione en una
manera determinada. Los pulsos que provienen del generador de pulsos deben ser
preferentemente cuadrados y con un nivel de tensión de 0 a 5 voltios para no dañar los
circuitos TTL a los que se aplica la señal. El contador puede ser para contar en forma
ascendente o descendente según su configuración. El decodificador y el display de 7
segmentos deben ser compatibles, es decir, si el display es de cátodo común, el
decodificador debe ser para display de cátodo común.
EQUIPO:
1 Multímetro
MATERIAL:

1 Circuito integrado con compuertas O
1 Circuito integrado con compuertas AND
1 Circuito integrado con compuertas NOR

1 Circuito integrado con compuertas NAND
1 Diodo LED color rojo
1 Diodo LED color verde
2 Pulsadores (push-botton) normalmente abiertos
2 Resistencias de 10 K a ½ o ¼ de Watt
2 Resistencias de 330 ohms a ½ o ¼ de Watt
MARCO TEÓRICO
Para la realización del contador digital de 0 a 12 se realizara en 4 etapas:
• La primera constara de un OPAM en configuración de comparador, que a la

entrada tendrá una señal de voltaje alterno, de 12 o 6 VAC, el OPAM tendrá que
tener alimentación positiva y GND, no voltaje negativo, para evitar introducir en
nuestro diseño un transistor como inversor, de manera que cada que se envié el
semi-ciclo positivo el comparador me dará una señal de nivel Vcc positivo, u asi
será todo este semi-ciclo, en cambio cuando el nivel cambia al semi-ciclo, negativo
el comparador me dará como resultado un estado bajo o GND, obteniendo de esta
manera una señal cuadrada de 60 Hz.
• La segunda etapa constara de un MOD60 el cual se divide en dos partes, primero
un MOD10 para obtener una señal de 6 Hz, y después introducirla a un MOD6 para
obtener una señal de frecuencia de 1 Hz, de esta manera tenemos una señal
pulsante de 1 segundo o generador de 1 segundo.
• La tercera etapa es el contador al cual introduciremos la señal obtenida a un
contador de décadas para que nos realice la cuenta de las unidades, que este a su
vez cada que termine un ciclo (1 década) mandaremos como señal de reloj a la
entrada de otro contador de décadas para que nos active las decenas. Y los
restableceremos cuando se cumpla en las unidades un “2”, y en las decenas un
“1”, para tener de esta manera el contador de 0 a 12 pero en binario.
• La última etapa es la más sencilla la cual es la visualización de los resultados
obtenidos para verlos en display’s, de 7 segmentos y verlos en decimal, el circuito
que nos realizara dicha función se llama Decodificador 74LS47.
El circuito a utilizar para los MOD10 y MOD6 será el 74LS293 y enseguida se muestra su
símbolo lógico.
Diagrama Lógico.
En las terminales de los símbolos lógicos en ocasiones aparecen con un círculo antes de
entrar al rectángulo, esto quiere decir que para que esa entrada se active debe estar en
señal baja (Low), de igual manera las salidas, que su salida es en bajo, como en la
siguiente imagen;
Entrada que se activa en bajo.
En caso de no tener este círculo querrá decir que se activa en alto, que para
activarla necesita de un “1” lógico (high) como en la siguiente imagen;
Entradas en alto y en bajo.
Para los contadores de décadas se usara el circuito 74LS90 enseguida se muestra su

símbolo lógico;
Diagrama Lógico.
Para visualizar en el display de 7 segmentos los conteos de pulsos necesitaremos de un

circuito decodificador el cual se encarga de convertir de señales binarias a 7 segmentos
como en su símbolo lógico;
METODOLOGIA
1.- La primera etapa del contador digital es la generación de los pulsos sincronizados con
la señal de CFE. Para tal efecto será necesario utilizar un amplificador operacional como
comparador para convertir la onda sinusoidal proveniente de un transformador (120V-
12V) en una onda cuadrada. La onda cuadrada de salida debe ser adaptada para los
niveles de tensión de 0 y 5 voltios bien mediante un diodo zener o mediante un transistor
como conmutador en el que el colector es conectado a +5 voltios a través de una
resistencia.
2.- Una vez adaptada la señal (pulsos) a sus niveles de tensión ésta puede ser pasada al
circuito divisor de frecuencia. El divisor de frecuencia se armará con contadores que
cuenten de 0 a 9.
3.- La señal que sale del divisor de frecuencia serán los pulsos de reloj para aplicarse al
contador de pulsos y éste enviará el número de pulsos en binario a un decodificador: El
decodificador mostrará a través del display de siete segmentos la cantidad de pulsos
recibidos.
Tabla de los circuitos a usar:
Código Descripción Pines Diagrama
LM358 Amplificador Operacional
74LS293 4 Flip-Flop tipo JK
74LS90 Contadores de Décadas
74LS47 Decodificadores
74LS08 4 Compuertas de 2 entradas “AND”
74LS32 4 Compuertas de 2 entradas “OR”

SIMULACIÓN
Para efecto de simular el contador solo se realizara la etapa 3 y 4 que consta del contador
y de los visualizadores de 7 segmentos.
En el cual se muestra la etapa del generador de reloj que para simulación se coloco de
100 Hz con un ciclo de trabajo del 50% y a 5 VDC, se introduce a la etapa de los
contadores de décadas, el primero está contando cíclicamente de 0 a 9 cuando llega al
estado de 1001 (9) se activa la compuerta AND (U3) y cambia de estado la entrada de
reloj del segundo contador (U2), y en conjunto está configurado para que mediante la
compuerta AND (U4) pondrá en alto las entradas R01 y R02, las cuales restablecen a 0 a
los 2 contadores.
De igual manera se puede realizar mediante un generador de frecuencia (555) fija o

variable, otra forma de contar se podría implementar mediante un switch que se active
manualmente y de esta manera se contaría como o cuando nosotros lo deseemos.
A continuación se muestra dicha aplicación;
Circuito mediante switch en posición inicial.
Primer estado ya presionado.

Cuando se presiona mediante un botón pulsador momentáneo se pone en bajo la entrada

Máster de reloj y se activa solo un estado.
Con esta aplicación se puede implementar un contador hasta 999, con dos botones, uno
normalmente abierto que sería el de contar y uno normalmente cerrado para restablecer,
a continuación se muestra dicha aplicación.
Donde la cuenta se realiza mediante E y el restablecimiento con R.

DIAGRAMA
Diagrama completo y con opción a colocar 1 Hz mediante CFE o mediante un generador

de frecuencia a 1 Hz, con colocar J1.
DESARROLLO
Bueno durante la práctica tuvimos que empezar por colocar los circuitos en el Project
board, colocar las respectivas alimentaciones de cada circuito Vcc y 0V para evitar futuros
olvidos de alimentar el componente (Circuito integrado), enseguida realizamos el
generador de pulsos mediante el 555 para una frecuencia de 1/2Hz, obteniendo así 1
segundo para hacer que nuestro contador sea cada segundo la cuenta, una vez montado
se probo etapa por etapa, de modo que primero se probo la etapa del generador de
pulsos para evitar que al termino no funcionara y no saber donde empezara a checar
donde está el problema.
Enseguida se armo la etapa del contador usando los C.I. 74LS90, y haciendo que se
reinicien los dos contadores mediante una compuerta AND, de igual manera que el
generador de pulsos se probo independiente y funciono correctamente.
La siguiente etapa es un decodificador de la salida de contador de 0 a 12 dividido en 2

display usando dos 74LS47 y usando display’s de ánodo común, la cuenta fue satisfactoria
a la primera.
RESULTADOS Y/O CÁLCULOS
Diagrama de tiempos.
Diagrama de tiempos (3 cuentas).

Se muestra el diagrama de tiempos en donde el primer trazo (arriba-abajo), el generador

de pulsos, los siguientes 4 trazos pertenecen a la cuenta de las unidades en BCD 1, 2, 4,
8, (de arriba hacia abajo), los siguientes cuatro trazos pertenecen a la cuenta de las
decenas en BCD 1, 2, 4, 8, (de arriba hacia abajo).
De esta manera podemos ver que con el uso de los diagramas de tiempos entendemos
mejor lo que pasara sin tener que armarlo en el protoboard.
ANALISIS DE RESULTADOS
Nos percatamos que al encender todo el sistema la cuenta no comienza de 0 empieza a

contar erróneamente;
Mal comienzo.
Se muestra el mal comienzo erróneo hasta que se cumple el termino de la cuenta 11

(0001,0001) y reiniciarse, entonces se hace el conteo en anillo.
CONCLUSIONES
Bueno después de la practica satisfactoria nos dimos cuenta de que este diseño se podría
mejorar, de manera que no cuente erróneamente al inicio, agregando un botón de inicio
para que empiece a contar de 0, realizando un arreglo para que al energizar el sistema
este en puesta a 0 y al presionar un botón que el sistema se enclave e inicie a contar
correctamente de 0 a 12 en anillo.
Fue de mucho conocimiento dicha práctica, hasta nos dimos cuenta que en la industria
existen contadores y este seria un buen comienzo.
Grupo 3552 04 Noviembre 2008
PRÁCTICA # 4
CODIFICADOR DE TECLADO
OBJETIVO
Armar un circuito que contenga un teclado matricial y un display de 7 segmentos y que al

presionar una tecla se visualice el valor correspondiente en el display.
INTRODUCCIÓN
En la industria la mayoría de aplicaciones existentes son controladas y programadas por

medio de teclados de infinidad de tipos, en esta práctica se pretende que usemos un
teclado matricial para realizar un proceso de presionar una tecla y visualizarla en un
display, que de igual manera esta señal se podría enviar a cualquier dispositivo (PIC,
computadora, DAQ, etc…).
Además de que el uso de teclados da mucha vista a los proyectos y es muy práctico para
el usuario final.
EQUIPO:
1 Multímetro
MATERIAL:

1 Teclado (matricial o punto común)
Circuitos a usar a medida del alumno.
MARCO TEÓRICO
Los teclados de matriz son muy utilizados en los proyectos de electrónica debido a su
versatilidad, pues permiten disponer de una completa interfaz de entrada consumiendo un
número mínimo de puertos de E/S. Esto se puede ver en el teclado de matriz del
esquema: en este se ocupan 7 bits (3 columnas + 4 filas), si el mismo teclado se
implementase conectando cada uno de los pulsadores directamente a los puertos se
ocuparían 12 (uno por cada pulsador). En este caso la diferencia no es muy grande, pero
imaginemos un teclado de ordenador con mas 100 teclas: resultaría muy poco eficiente
conectar cada una de las teclas a un pin de E/S del controlador del teclado. Esto
consumiría 100 pins de E/S. En cambio siguiendo el esquema de los teclados de matriz
con 20 pins de E/S tendríamos suficiente para rastrear las 100 teclas.
Conexiones
El teclado del esquema consta de 3 entradas (A, B y C) y 4 salidas (D, E, F y G). Las 3
entradas (A, B y C) del teclado van conectadas a 3 bits de salida de algún puerto de un
dispositivo. Las 4 salidas del teclado (D,E,F y G) también van conectadas a 4 bits de un
puerto de algún otro dispositivo pero en este caso de entrada. Así, desde el dispositivo se
puede escribir sobre ABC (3bits) y leer lo que llega a través de DEFG (4bits).
Tipos de teclados
Los tipos de teclados varían dependiendo del uso final, los más usados son los teclados
matriciales que son un arreglo como él la figura pasada de 4X3 y de 4X4. También existen
teclados que tienen un punto de unión como el que a continuación se muestra;
Punto común.
Diferentes tipos de teclados
Hexadecimal
Tipo telefónico.
A petición de usuario.
METODOLOGIA
Usaremos un teclado matricial 4X4 y un circuito que es específicamente para controlar un

teclado matricial de 4X4 (MM74C922) el cual tiene una salida en binario, un decodificador
para mandar la señal al display de 7 segmentos.
Tabla de los circuitos a usar:
Código Descripción Pines Diagrama
MM74C922 Codificador 16 teclas 4X4
74LS47 Decodificadores
4 Compuertas de 2 entradas
74LS08*
“AND”
74LS32* 4 Compuertas de 2 entradas “OR”
*Probablemente
SIMULACIÓN
Para simular el funcionamiento de el teclado usaremos la herramienta “Proteus Design

Suite” que incluye 2 paquetes básicos el “ISIS-Captura de esquemáticos”, y el “ARES-Pcb”
que es para diseñar circuitos impresos.
Usamos dicho programa por que dentro de los paquetes existentes ISIS es el único que
tiene anexado el MM74C922 para simulación, a continuación se muestra el esquemático;
Esquema simulado
Obviamente se uso un display del tipo 7 segmentos pero con solo 4 entradas podría
decirse que es un display 7 segmentos con entrada en binario.
Tabla de verdad
Tabla obtenida de la hoja técnica del MM74C922
De modo que cuando se presiona X1, Y1 el display mostrara un 0, enseguida se muestra

la configuración interna del codificador;
Esquema interno.

Practicas Electronica Ii

Hochgeladen von

Dokumentinformationen

Originaltitel

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

Practicas Electronica Ii

Hochgeladen von

Copyright:

Verfügbare Formate

SEP SES

INSTITUTO TECNOLÓGICO DE LEÓN

Prof. Ing. Casillas Torres Gerardo Arturo

• Buzo Muñoz Antonio de Jesús

Grupo: 3552 Periodo: Agosto Diciembre 2008

Equipo: 1 Horario: Martes y Jueves (10:30 a 12:10 Hr)

# Nombre de la Práctica Firma

Grupo 3552 02 Septiembre 2008

CIRCUITO ASTABLE Y MONOESTABLE CON EL TEMPORIZADOR LM555

Diseñar y armar un circuito Astable y un circuito monoestable con el circuito temporizador

• Armar un circuito Astable con el temporizador LM555 para una frecuencia de 10

EL circuito integrado LM555 es un circuito muy popular por su facilidad de uso y

1 tablilla de conexiones (project board) y alambre para conexión

Grupo 3552 02 Septiembre 2008

LM555CN encapsulado doble en línea de 8 pines (DIP8).

Sin embargo su configuración interna consta de dos comparadores, un flip flop y un

Estructura interna del circuito temporizador 555.

Como ya se ha dicho tiene 2 funcionamientos, Astable y Monoestable, el Astable genera

Grupo 3552 02 Septiembre 2008

Las formas de onda de capacitor y de salida para un circuito astable son;

Las formas de onda de capacitor y de salida de un monoestable son;

Grupo 3552 02 Septiembre 2008

El rango de voltaje para alimentar al 555 es desde 4.5 a 16 VDC.

Grupo 3552 02 Septiembre 2008

Astable para 10 KHz

Esquemático del circuito Astable 10 kHz

Grafica correspondiente para las terminales correspondientes.

Grupo 3552 02 Septiembre 2008

La simulación se llevo a cabo mediante el software Orcad 16 demo.

Grupo 3552 02 Septiembre 2008

Grupo 3552 23 Septiembre 2008

COMPUERTAS LÓGICAS Y CIRCUITOS BIESTABLE

1 Tablilla de conexiones (Project board) y alambre para conexión

Grupo 3552 23 Septiembre 2008

1 Circuito integrado con compuertas NAND

Acrónimo Inglés de Transistor-Transistor Logic o "Lógica Transistor a Transistor". Es una

Las señales de salida TTL se degradan rápidamente si no se transmiten a través de

Características eléctricas para TTL (LS) se muestra a continuación;

Grupo 3552 23 Septiembre 2008

Con respecto a las familias cabe distinguir:

• TTL : Serie estándar

Código Descripción Pines

74LS00 4 Compuertas de 2 entradas “NAND”

74LS02 4 Compuertas de 2 entradas “NOR”

Grupo 3552 23 Septiembre 2008

74LS08 4 Compuertas de 2 entradas “AND”

74LS32 4 Compuertas de 2 entradas “OR”

Tabla de circuitos a utilizar.

De igual manera no es recomendable dejar una de las entradas de la compuerta sin

Grupo 3552 23 Septiembre 2008

Biestable SC (Set-Clear) NAND.

Grupo 3552 23 Septiembre 2008

Diagrama de tiempos, Rojo – S, Verde – C, Amarillo – Q.

Grupo 3552 23 Septiembre 2008

Estado prohibido, (0,0)

Grupo 3552 23 Septiembre 2008

Durante la práctica armamos las diferentes compuertas para comprobar su tabla de

Arreglos para comprobar la tabla de verdad de cada compuerta.

Grupo 3552 23 Septiembre 2008

Arreglo de tres entradas a comprobar su tabla de verdad y su expresión booleana.

Al día siguiente compramos una nueva y lo armamos y probamos y ya nos funciono.

RESULTADOS Y/O CÁLCULOS

Los resultados fueron satisfactorios y concordantes con la práctica.