Portas Lógicas

Circuitos Lógicos
DCC-IM/UFRJ
Prof. Gabriel P. Silva
Níveis Lógicos
Transistores
 Transistores CMOS

O Transistor CMOS pode

ser do tipo N, e apresenta
baixa resistência entre
dreno e fonte (conduz)
quando uma tensão
positiva é aplicada à sua
porta.

O Transistor CMOS pode

ser do tipo P, e apresenta
baixa resistência entre
dreno e fonte (conduz)
quando uma tensão
negativa é aplicada à sua
porta.
Transistores CMOS
Transistores CMOS
45 nm
 Inversor

 O inversor é construído com o uso de um

transistor do tipo P e outro do tipo N. Quando se
aplica o mesmo sinal à ambas portas, um dos
transistores estará conduzindo (baixa resistência)
enquanto o outro estará aberto (alta resistência).
Portas NAND e NOR
Portas AND e OR
Portas AND-OR-INVERTER
Portas OR-AND-INVERTER
Porta de Passagem
Ou - Exclusivo com
Porta de Passagem
Multiplexador com
Porta de Passagem
Parâmetros de Temporização

Atraso de Progação
TpLH e TpHL

Tempo de Subida e
Descida
Efeito da Carga

Rede de portas
lógicas

Circuito equivalente
de uma entrada de
porta lógica
Efeito da Carga no Tempo de
Propagação

Com o aumento da carga o tempo de

propagação tende a aumentar.
 Fator de Carga e Carga Total

A carga total da saída de uma porta lógica é a soma do fator

de carga das entradas das portas lógicas ligadas nesta
saída.
Atraso Máximo em uma
Rede de Portas
Atraso Máximo
Atraso Máximo
Atraso Máximo
 O Terceiro Estado (Z)

Além dos níveis lógicos ´0´ e ´1´, um circuito
digital pode apresentar ainda um “terceiro
estado”.

É o chamado estado de “alta impedância”,
onde a saída não contribui nem para o nível
alto, nem para o nível baixo.

Deste modo, a saída de diversas portas
podem ser ligadas simultaneamente a um
mesmo ponto, desde que esteja garantido que
APENAS UMA deles não esteja no estado de
alta impedância.
Barramento com Buffers 3-State
Buffer com Três Estados

O buffer com três estados possui um terceiro

estado, chamado de alta impedância, no qual a
sua saída está eletricamente desconectada, ou
seja, a saída não está ligada nem ao nível alto
(Vdd) nem ao nível baixo (Terra).
Buffer com Três Estados
 O buffer com três
estados é utilizado
quando desejamos
ligar vários sinais em
um único ponto, como
ocorre, por exemplo,
nos barramentos, onde
vários módulos
compartilham as
mesmas linhas para
transmitir informação.
Buffers Tri-State Não Inversores
O Terceiro Estado (Z)
Wafer de Silício
Processador AMD 64 X2 Dual
Core
Processador Intel Core Duo 2
Encapsulamento de um Chip