System design using Xilinx 

y g g
System Generator
y
 LAB 1
LAB 1 

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 Sources

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 Si k
Sinks

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 C t
Create a new model
d l

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 S tti th C fi
Setting the Configuration Parameters
ti P t

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 S tti th C fi
Setting the Configuration Parameters
ti P t

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 C fi
Configure scope parameters
t

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 Cli k
Click run simulation
i l ti

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 R th Si l ti
Run the Simulation

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 C t
Create a subsystem
b t

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 S
Save & Run
&R

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 Xili Bl k t
Xilinx Block set

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 G t
Gateway IN & Gateway Out
IN & G t O t

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 G t
Gateway IN
IN

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 G t
Gateway Out
O t

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 Xili Bl k t
Xilinx Blockset

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 B idi H d
Buiding Hardware cosimulation
i l ti

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 S t
System Generator Block
G t Bl k

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 Click Genarate
Click Genarate

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 C
Compilation sucessfully
il ti f ll

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 S tti
Setting parameters in scope
t i

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 C
Connect JTAG cosim
t JTAG i

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 C
Connect JTAG cosim
t JTAG i

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 Cli k
Click run

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 Observed simulation & hardware co 
Observed simulation & hardware co
simulation

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 LAB2 IMAGE FUSION
LAB2 –IMAGE FUSION

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM
 IMAGE FUSION
IMAGE FUSION

5/19/2011 9:14:53 
© Pantech Solutions Pvt Ltd. | All rights reserved www.pantechsolutions.net
PM