Sie sind auf Seite 1von 43

1.

SINCRONIZACIN EN SISTEMAS DE COMUNICACIONES PTICAS DIGITALES

1.1 Lazos de encadenamiento de fase (PLLs) a) Operacin bsica (Introduccin) b) Tipos de PLLs c) Componentes d) Criterios de anlisis y diseo e) Lazos para ayuda de adquisicin de fase f) Aplicaciones

1.2 Lazo de Costas 1.2.1 Convencional 1.3 Lazo manejado por decisin lgica 1.3 Estimacin de mxima verosimilitud 1.3.1 Representacin en variables de estado 1.3.2 Sntesis de PLLs

1.1 Lazos de encadenamiento de fase (PLLs) a) Operacin bsica (Introduccin).

* La operacin bsica de un lazo de encadenamiento de fase consiste en amarrar o encadenar la fase de un oscilador (controlado por voltaje) con la fase de una seal de entrada. Cuando esto sucede se dice que el lazo est amarrado o encadenado y el oscilador controlado por voltaje (VCO) tratar de seguir las variaciones de la fase de la seal de entrada mientras permanezca encadenado. * A este tipo de lazos se les denomina comnmente por sus siglas en ingls como PLLs. Las cuales tienen dos connotaciones: Phase lock loop: lazo para encadenamiento de fase (permite amarrar la fase del VCO con la fase de la seal de entrada) Phase-locked loop: lazo de fase encadenada (permite mantener las fases encadenadas) * Los PLLs son dispositivos que se han estudiado ampliamente desde los aos 30s del siglo pasado, aunque la forma de implementarlos ha ido evolucionando de manera conjunta con la tecnologa electrnica y a ltimas fechas con la fotnica.

Figura 1. Diagrama a bloques tpico de un PLL analgico (LPLL).

b) Tipos de PLLs. *Una forma de clasificar a los PLLs es en base a la manera cmo se implementan cada uno de sus bloques constituyentes. En base a esta consideracin, podemos clasificarlos como: PLL analgico o lineal (sus siglas en ingls LPLL): como su nombre lo indica, tanto el comparador de fase, filtro paso-bajas y oscilador controlado por voltaje son implementados utilizando circuitera analgica. PLL digital (DPLL): en este caso, el nico elemento digital es el detector de fase.

Figura 2. Diagrama a bloques de un DPLL. PLL completamente digital (ADPLL): todas las funciones de sus bloques son implementadas con circuitera digital.

Figura 3.a. Diagrama a bloques de un ADPLL.

Figura 3.b. Diagrama a bloques de un ADPLL PLL implementado en software (SPLL): en este caso el PLL es un programa que se procesa ya sea en una computadora o empleando por ejemplo un procesador digital de seales.

Figura 4a. Diagrama a bloques de un SPLL.

Figura 4b. Diagrama a bloques de un SPLL.

c) Componentes. *Como puede observarse en la figura 1, los elementos que conforman un PLL, son los siguientes:

Detector de fase (PD: phase detector): su funcin es generar una seal (generalmente de voltaje) proporcional a la diferencia de fase (error de fase) entre la seal de entrada y el VCO.

Filtro paso-bajas: una de sus funciones bsicas es reducir los trminos de alta frecuencia que aparezcan a la salida del detector de fase. Tambin ayuda a modificar las caractersticas dinmicas del PLL.

Oscilador controlado por voltaje (VCO: voltage controlled oscillator): provee la seal a ser encadenada con la seal de entrada. Es un

oscilador cuya frecuencia (y fase instantnea) depende de una seal de control (proporcional al error de fase). c.1) Detectores de fase. * Tradicionalmente los detectores de fase se han clasificado de acuerdo a como se implementan de la siguiente forma:

I) Multiplicadores: este tipo de detectores no tienen memoria; realizan la deteccin de fase en tiempo real y existen bsicamente dos tipos I.1) multiplicadores (analgicos):. Los multiplicadores analgicos (vese figura 5) generalmente tienen una caracterstica de deteccin de fase (voltaje promedio de salida vs. error de fase en grados o radianes) de tipo senoidal cuando sus entradas son senoidales (ver figura 6 ).

Figura 5a. Multiplicador analgico.

Figura 5b. Ejemplo de un multiplicador analgico empleando transistores.

Figura 5c. Ejemplo de un multiplicador analgico empleando un mezclador balanceado.

Figura 5d. Ejemplo de un multiplicador analgico empleando transistores.

Figura 5b. Ejemplo de multiplicadores integrados.

analgicos empleando circuitos

Vm

-Vm

error de fase (grados)

Figura 6. Curva caracterstica de un detector de fase tipo senoidal, donde Vm: voltaje mximo.

*Como puede observarse de la figura 6, el intervalo de error de fase donde este tipo de detectores de fase es til es 90 grados, razn por la cual se dice que tiene un intervalo dinmico de 90 grados. Cuando se aplican seales cuadradas a la entrada de un multiplicador analgico se obtiene una caracterstica de tipo triangular como la de la figura 7 (donde Vd .es el voltaje promedio a su salida y el error de fase e est en radianes en contraste con la figura 6 donde el error de fase est en grados).

Figura 7. Curva caracterstica tipo triangular, donde Vdm: voltaje mximo. I.2) compuerta X-OR: cuando las seales a comparar, son digitales, puede emplearse una compuerta X-OR para detectar el error de fase entre ambas.

Figura 8. Compuerta X-OR y su tabla de verdad. *Su funcionamiento como detector de fase puede explicarse mediante el uso de su tabla de verdad (figura8) y de la figura 9, donde puede observarse que siempre que exista un desfasamiento entre las seales a la entrada del detector

de fase, se producir un pulso cuyo ancho es proporcional a dicha diferencia de fase. En particular, cuando su diferencia de fase es igual a cero su salida ser tambin igual a cero lgico (ver tabla de verdad), similarmente para 180 grados ( radianes) de diferencia de fase, su salida estar todo el tiempo en uno lgico. La curva caracterstica de este tipo de detector (triangular) se puede observar en la figura 10.

Figura 9. Ejemplo de diagramas de tiempo para la Compuerta X-OR.

Figura 10. Curva caracterstica para el detector de fase X-OR II) Detectores de fase secuenciales: para deteccin de fase cuando las seales analizadas son digitales puede emplearse tambin otro tipo de detectores conocidos como secuenciales. Este tipo de detectores s tienen

memoria y operan con las transiciones de ambas seales a su entrada. Para su implementacin se requiere del uso de Flip Flops. En la figuras 11 se muestran un ejemplo de este tipo de detectores y su curva caracterstica (diente de sierra) de deteccin de fase respectivamente, mientras que en la figura12 se ilustra un ejemplo de diagrama de tiempos de su operacin.

+5

Figura 11. Ejemplo de detectores secuenciales y curva caracterstica de eteccin de fase.

Figura 12. Ejemplo de diagramas de tiempo para un detector secuencial.

III) Detectores de fase y frecuencia (PFD:por sus siglas en ingls): son un tipo especial de detectores de fase secuenciales capaces de detectar no solamente la diferencia de fase, sino tambin la diferencia de frecuencia entre dos seales. Normalmente se implementan con una serie de compuertas retroalimentadas y un elemento denominado bomba de carga, como se ilustra en la figura 13.

(a)

(b)

Figura 13. a) Ejemplos de detectores de fase y frecuencia (PFD); b) con bomba de cargal.

Figura 14. Curvas caractersticas para un PFD. IV) Otros: * Los detectores de fase descritos en los incisos anteriores son los ms comunes que han sido empleados en diversas aplicaciones de control, instrumentacin y comunicaciones, entre otras. Sin embargo, sigue existiendo una gran actividad de investigacin y desarrollo tecnolgico relacionado con los PLLs en particular en detectores de fase, como muestra de esto se ilustran en la figura 15 algunos detectores de aparicin relativamente reciente.

Figura 15. Ejemplos de detectores de fase de aparicin relativamente reciente.

c.2) Filtros paso-bajas. *El filtro paso-bajas determina la dinmica y el orden del. Existen varios tipos de filtros, como el denominado filtro simple (no muy empleado), dependiendo del tipo de PLLs a implementar. En particular, para los LPLL y DPLL se acostumbra emplear ya sea un filtro pasivo o un filtro activo de primer orden como se ilustra a continuacin. c.2.1) filtro pasivo de atraso adelanto: como su nombre lo indica, se implementa en base a componentes pasivos. c.2.2) filtro activo de atraso-adelanto (integrador ideal): se implementa con elementos activos y pasivos.

Figura 16. Filtros empleados en PLLs; a) filtro simple, b) pasivo de atrasoadelanto, c) activo (integrador ideal) y su funcin de transferencia.

Figura 17. Tabla donde se indica el orden del PLL en funcin del filtro empleado. En particular, con F(s) =1 (sin filtro), se tiene un PLL de primer orden.

Figura 18. Ejemplo de filtros digitales implementados con hardware.

c.3) Osciladores controlados por voltaje (VCOs). *Un oscilador controlado por voltaje, es como su nombre lo indica, un oscilador cuya frecuencia de salida depender del voltaje aplicado a su entrada. Idealmente, se considera que esta dependencia es lineal, sin embargo, en general, los VCOs comerciales se comportan de una forma no lineal como se ilustra en la figura 19.

Figura 19. Curva caracterstica de un VCO comercial de la familia TTL.

*Para la implementacin de un oscilador controlado por voltaje existen diversas posibilidades, empleando componentes inductivos y capacitivos, cristales de cuarzo, entre otros, como se muestra en la figura 20. Los VCOs pueden entregar una seal senoidal (analgica) o digital (TTL, ECL, Gigabit Logia, etc..), en la figura 21 se muestran diversos ejemplos de VCOs.

Figura 19. Alternativas de implementacin de VCOs.

(a)

(b)

(c) Figura 20. Ejemplos de VCOs.

d) Criterios de anlisis y diseo: el PLL es un sistema retroalimentado que puede ser analizado en el dominio del tiempo o la frecuencia para obtener su respuesta (transitoria y de estado estable) a diversos tipos de estmulos. El PLL es analizado tambin para evaluar su desempeo con respecto a diferentes tipos de ruido (de amplitud, de fase, de frecuencia, etc..). Con la finalidad de realizar los diversos anlisis arriba descritos, debe obtenerse el modelo del PLL, para lo cual se consideran esencialmente dos regmenes de funcionamiento: cuando el PLL est encadenado y cuando no lo est.

si el PLL est encadenado:

e) Lazos para ayuda de adquisicin de fase

f) Aplicaciones

COMUNICACIONES PTICAS

BIBLIOGRAFA

Phase-Locked Loops for Wireless Communications, Digital, Analog, and Optical Implementations, 2nd edition, D.R. Stephens, Kluwer Academic Publishers, USA, 2002.

Synchronization in digital communications Vol.I, H.Meyr, G. Ascheid, John Wiley & sons, USA, 1990