Описание работы

минитерминала 1816
по схеме электриче-
ской принципи-
альной
 Рассмотрим работу схемы минитерминала в положительной логике (уровень
логической единицы: 2,5 В. , уровень логического нуля: 0,4 В.).

МП К1816ВЕ31 не имеет внутренней памяти программ, поэтому программу

он всё время будет загружать из ПЗУ или ОЗУ. При этом на вход «EA» (вывод 31)
всё время будет поступать сигнал низкого уровня, свидетельствующий о работе
МП с внешней памятью программ.

Инициализация (сброс) БИС К1816ВЕ31 (DD1) осуществляется подачей на

вход RST (9 ножка) сигнала высокого уровня.

МП при помощи дешифратора DD4 (ИМС К555ИД7) обращается к ОЗУ

(DD3). При этом на выводах 26,27,28 МП формируется кодовая комбинация «000»,
которая поступает на входы D0,D1,D2 (выводы 1,2,3) дешифратора DD4. На вы-
воде 15 дешифратора формируется сигнал низкого уровня. Этот сигнал поступает
на вход «СS» (вывод 18) ОЗУ (DD3).
МП выдаёт младшие разряды адреса программы через порт Р0 (выводы 39-
32). Эти разряды фиксируются в регистре DD4 (ИМС К555РИ22) подачей с вы-
вода «ALE» (вывод 30) сигнала высокого уровня на вход регистра «С» (вывод 11).
Старшие разряды адреса выдаются через порт Р2 (выводы 21-28).

После того как на адресные входы ПЗУ (выводы 2-10, 25, 24) поступил
адрес программы, МП формирует сигнал низкого уровня «PSEN » (вывод 29).
После этого порт Р0 МП переводится в режим приёма и с выводов ПЗУ «D0-D7»
(выводы 11-19) в порт Р0 (выводы 32-39) поступает первый байт программы.

При чтении данных из ОЗУ (DD3 К537РУ10), МП опять же через порт Р0

выдаёт младшие разряды адреса, а через порт Р2 – старшие разряды. Младшие
разряды адреса фиксируются в регистре DD4 (ИМС К555РИ22) подачей с вывода
«ALE» (вывод 30) сигнала высокого уровня на вход логического элемента «ИЛИ-
НЕ» DD8 (вывод 3), где сигнал «ALE» формируется на выводе 4 и поступает на
вход регистра «С» (вывод 11).
На выводах 24,25,26 МП формируется кодовая комбинация «001», которая
поступает на входы D0,D1,D2 (выводы 1,2,3) дешифратора DD4. На выводе 15 де-
шифратора формируется сигнал низкого уровня. Этот сигнал поступает на вход
«СS» (вывод 18) ОЗУ (DD7). При этом МП формирует сигнал низкого уровня
«RD» (вывод 29), который поступает на вход ОЗУ «ОЕ» (вывод 20). После этого
порт Р0 (выводы 32-39) МП начинает принимать данные, поступающие с выходов
ОЗУ «D0-D7» (выводы 9-11,13-17).

При записи данных в ячейку ОЗУ, МП через порт Р0 выдаёт младшие разря-
ды адреса, а через порт Р2 – старшие разряды. Младшие разряды адреса фикси-
руются в регистре DD4 (ИМС К555РИ22) подачей с вывода «ALE» (вывод 30) си-
гнала высокого уровня на вход логического элемента «ИЛИ-НЕ» DD8 (вывод 3),
где сигнал «ALE» формируется на выводе 4 и поступает на вход регистра «С» (вы-
вод 11). На выводах 24,25,26 МП формируется кодовая комбинация «001», которая
поступает на входы D0,D1,D2 (выводы 1,2,3) дешифратора DD4. На выводе 15 де-
шифратора формируется сигнал низкого уровня. Этот сигнал поступает на вход
«СS» (вывод 18) ОЗУ (DD3). При этом МП формирует сигнал низкого уровня
«WR» (вывод 16), поступающий на вход ОЗУ «WE» (вывод 21).
После этого порт Р0 МП (выводы 32-39) начинает передавать данные для
записи на входы «D0-D7» (выводы 11-19) ОЗУ.

Через регистры ввода \ вывода информации (DD5, DD6 - К555ИР23 и

К555ИР22 соответственно) МП (DD1) осуществляет обмен информацией с кла-
виатурой.
Набор диодов KD0-KD7 защищает выходы регистра DD5 (выводы
2,5,6,9,12,15,16,19) от противодействующих сигналов при одновременном нажа-
тии нескольких кнопок на клавиатуре.
Резисторные матрицы ЕR1, ER2 (А2 и А3) служат для «подтягивания» уров-
ней высокого логического сигнала регистров DD6 и DD10 соответственно к
напряжению источника питания
Регистры ввода \ вывода информации (DD10, DD11 - К555ИР23 и
К555ИР22 соответственно) служат для организации 8-ми разрядных паралле-
льных портов обмена информацией МП (DD1) c внешними устройствами.

Кроме перечисленных устройств, минитерминал имеет в своём составе

звуковой излучатель (ВА1). Данный излучатель предназначен для оповещения о
неисправности контроллера.

Работу минитерминала иллюстрируют табл. 1, а также временные диаграммы

работы, представленные на листе .
 Табл. 1
Входы
CPU RAM ROM DC RG
(DD1) (DD7) (DD6) (DD4) (DD12)
RST EA ALE PSEN RD WR OE WE CS0 OE CS D0 D1 D2 C
1 Х Х Х Х Х Х Х Х Х Х Х Х Х Х
0 0 1 0 0 1 0 1 1 0 0 0 0 0 1
0 0 0 0 0 1 0 1 1 0 0 0 0 0 0
0 0 1 0 0 1 0 1 1 0 0 0 0 0 1
0 0 0 1 1 0 1 0 0 0 0 1 0 0 0
0 0 1 0 0 1 0 1 1 0 0 0 0 0 1
0 0 0 0 0 1 1 0 0 1 0 1 0 0 0

Выходы
CPU DC
(DD1) (DD4)
P1.3 A12 A13 A14 0 1 2 3 4 5
Х Х Х Х Х Х Х Х Х Х
1 0 0 0 0 1 1 1 1 1
1 0 0 0 0 1 1 1 1 1
1 0 0 0 0 1 1 1 1 1
1 1 0 0 1 0 1 1 1 1
1 0 0 0 0 1 1 1 1 1
1 1 0 0 1 0 1 1 1 1

Изм. Лист № докум. Подпис Дата

Разраб.
ь
Модуль Лит. Лист Листов
Провер.
Предс.
минитерминала
1816 МЭТТ ГАИ
Таблица истинности
 RST

EA

ALE

PSEN

RD

WR

OE

WE

CS1

OE

CS

D0

D1

D2

P1.3

A13

A14

A15

P0

P1

P2

P3

P4

P5
0 t

Лит. Масса Масштаб

Изм. Лист № докум. Подпис Дата Модуль
ь
Разраб.
Провер.
минитерминал
Предс. а 1816 Лист Листов

Временные МЭТТ ГАИ

диаграммы работы