Convertidor de serie a paralelo. Los FLIP-FLOP se borran por la aplicacin de un 0 en la entrada de borrado y as cada salida Q0, Q1,..., Q4 es 0.

Luego Cr se pone a 1 Pr permanece constantemente igual a 1 (con la ayuda del pre seleccionador colocado en 0). Se aplica entonces el tren de datos en serie y los impulsos del reloj sincronizados. El bit menos significativo (LSB) se introduce en el FF4 cuando Ck cambia de 0 a 1 por la accin de un FLIP-FLOP tipo D. Despus del impulso del reloj, Q4 = 1 mientras todas las dems salidas permanecen en 0. Al segundo impulso del reloj, el estado de Q4 se transfiere al biestable ordenador de FF3 por la accin de un FLIP-FLOP tipo S-R. Simultneamente, el siguiente bit (un 1 en la informacin 01011) entra en el ordenador de FF4. Despus del segundo impulso del reloj, el bit de cada ordenador se transfiere a su seguidor y Q4 = 1; Q3 = 1, y las otras salidas permanecen en 0. La Tabla 17-8 da las lecturas del registrador despus de cada impulso.

Por ejemplo, despus del tercer impulso, Q3 pasa la informacin a Q2, Q4 a Q3, y el tercer bit (0) entra en FF4, siendo entonces Q4 = 0. Podemos seguir fcilmente el proceso y ver que registrando cada bit en el FLIP-FLOP MSB y pasndolo a la derecha para dejar sitio al prximo digito, la informacin de entrada queda fijada en el registro al cabo del n-esimo impulso del reloj (para un cdigo de n-bit). Naturalmente, los impulsos deben detenerse en el momento en que la informacin quede registrada. Cada salida queda disponible en una lnea distinta, y pueden leerse simultneamente. El convertidor se denomina de serie a paralelo debido a que la informacin entra en serie y sale en paralelo. Tambin puede llamarse de entrada en serie y salida en paralelo. Un cdigo temporal (los bit dispuestos en funcin del tiempo) se ha transformado en un cdigo espacial (informacin almacenada en una memoria esttica). , Se precisan FLIP-FLOP ordenadores-seguidores debido a problemas de retardo entre etapas (Sec. 17-10). Si todos los FLIP-FLOP cambian de estado simultneamente, habra ambigedad respecto al dato a transferir de la etapa precedente. Por ejemplo, al tercer

Registradores de entrada en serie y salida en serie. Podemos tomar la salida ft y leer el registrador en serie si aplicamos n impulsos del reloj, en el caso de una information de n bit. Despues del /t-esimo impulso, cada FLIPFLOP queda en 0. Observese que la cadencia del reloj puede ser mayor o menor que la frecuencia de los impulsos originales. Por tanto, este seria un metodo para cambiar el espacio en tiempo de un codigo binario.

Tipos de registros de desplazamiento Dependiendo del tipo de entradas y salidas, los registros de desplazamiento se clasifican como: Serie-Serie: slo la entrada del primer flip-flop y la salida del ltimo son accesibles externamente. Se emplean como lneas de retardo digitales y en tareas de sincronizacin. Paralelo-Serie: son accesibles las entradas de todos los flip-flops, pero slo la salida del ltimo. Normalmente tambin existe una entrada serie, que slo altera el contenido del primer flipflop, pudiendo funcionar como los del grupo anterior. Serie-Paralelo: son accesibles las salidas de todos los flip-flops, pero slo la entrada del primero. Este tipo y el anterior se emplean para convertir datos serie en paralelo y viceversa, por ejemplo para conexiones serie como el RS232. Paralelo-Paralelo: tanto las entradas como las salidas son accesibles. Se usan para clculos aritmticos.

Un registro de desplazamiento muy utilizado, que es universal (se llama as porque puede utilizarse en cualquiera de las cuatro configuraciones anteriormente descritas) y bidireccional (porque puede desplazar los bits en un sentido u otro) es el 74HC194, de cuatro bits de datos. Otros registros de desplazamiento conocidos, fabricados tambin con la tecnologa CMOS, son el 74HC165 (entrada paralelo, salida serie) y 74HC164 (entrada serie, salida paralelo).

Registradores de desplazamiento a izquierda y derecha. Algunos registradores comerciales estn previstos para desplazar la informacin de derecha a izquierda o viceversa. Una aplicacin de tales sistemas es la de multiplicar o dividir por potencias de 2, como ahora pasaremos a explicar. Consideremos en primer lugar un registrador de desplazamiento hacia la izquierda, y cuya entrada en serie se mantenga baja. Supongamos que hay un nmero binario almacenado en el registrador, cuya cifra menos significativa este almacenada en FFO. Apliquemos ahora un impulso de reloj. Cada bit se traslada entonces al lugar significativo inmediato inferior, y por tanto queda dividido por 2. El numero que hay ahora en el registro es justamente la mitad del numero original, suponiendo que FFO fuese en principio 0. Como el bit 2 se pierde en el desplazamiento hacia la derecha, si FFO estuviese originalmente en el estado 1, lo que correspondera al numero decimal 1, despus del desplazamiento habra un error respecto al numero decimal de 0,5, El prximo impulso de reloj volvera a dividir por 2, y as sucesivamente. Consideremos ahora que el sistema esta construido de tal manera que cada impulso da lugar a una traslacin hacia la izquierda. Cada bit se traslada entonces al digito significativo inmediato superior y el nmero almacenado queda multiplicado por 2.