Estudo Tcnico e Gerencial da Memria Principal CAPITULO 1 MDULO FSICO DA MEMRIA RAM

1/22

CONCEITO

sabido que a memria de qualquer computador uma memria chamada de RAM (Randon Access Memory Memria de acesso aleatrio), e j sabemos que a memria RAM tem dois tipos bsicos que so as RAMS estticas e as dinmicas, sabido que a SRAM usada como memria auxiliar que recebe o nome de CACHE, e a memria que realmente o computador usa para suas tarefas de boot, carga do sistema e todas as demais funes sim a DRAM, que no caso o objeto do nosso estudo, sendo assim vamos entender melhor a estrutura e como funciona uma DRAM convencional.

ENCAPSULAMENTO DAS MEMRIAS DRAM DIP (Dual In Line Package) - um tipo de encapsulamento de circuitos suas principais caractersticas so o invlucro plstico ou metlico e duas fileiras de pinos em lados opostos do CI, normalmente em seu lado maior, foi utilizados em computadores XT e 80286, principalmente como mdulos EPROM (que eram soldados na placa). Tambm foi muito utilizado em dispositivos com circuitos menos sotisticados;

Fig 1.0 Encapsulamento DIP ( Dual Inline Package)

SIPP (Single In Line Pin Package) - esse tipo encapsulamento uma espcie de evoluo do DIP. A principal diferena que esse tipo de memria possui, na verdade, um conjunto de chips DIP que formavam uma placa de memria (mais conhecida como pente de memria ou mdulo de memria). Um mdulo nada mais era que uma pequena placa de circuito com vrios chips de memria j instalados. Os mdulos SIPP tinham terminais (perninhas) para encaixe no seu soquete. Ao instalar um mdulo SIPP, estvamos na verdade encaixando simultaneamente, 8 ou 9 chips de memria, o padro SIPP foi aplicado em placas-me de processadores 286 e 386

Aluno: Jos Cicero Gomes Maia Fatene Curso de ADS - Noite

Estudo Tcnico e Gerencial da Memria Principal

2/22

Fig. 1.1 Encapsulamento SIPP.

SIMM (Single In Line Memory Module) - o encapsulamento SIMM uma evoluo do padro SIPP. Foi o primeiro tipo a usar um slot (um tipo de conector de encaixe) para sua conexo placa-me. Existiram pentes no padro SIMM com capacidade de armazenamento de 1 MB a 16 MB. Este tipo foi muito usado nas plataformas 386 e 486 (primeiros modelos). Na verdade, houve dois tipos de padro SIMM: o SIMM-30 e o SIMM-72. O primeiro usava 30 pinos para sua conexo. O segundo um pouco mais evoludo, pois usava 72 pinos na conexo e armazenava mais dados (j que o mdulo de memria maior), variando sua capacidade de 4 MB a 64 MB. O SIMM-72 foi muito utilizado em placasme de processadores 486, Pentium.

Fig. 1.2 Encapsulamento SIMM.

DIMM (Double In Line Memory Module) - esse o padro de encapsulamento que surgiu aps o tipo SIMM. Muito utilizado em placas-me de processadores Pentium II, Pentium III e em alguns modelos de Pentium 4 (e processadores equivalentes de empresas concorrentes), o padro DIMM composto por mdulos de 168 pinos. Os mdulos de memria DIMM empregam um recurso chamado ECC (Error Checking and Correction - deteco e correo de erros) e tem capacidades mais altas que o padro anterior: de 16 a 512 MB. As memrias do tipo SDRAM utilizam o encapsulamento DIMM.

Aluno: Jos Cicero Gomes Maia Fatene Curso de ADS - Noite

Estudo Tcnico e Gerencial da Memria Principal

3/22

Fig. 1.3 Encapsulamento DIMM

TECNOLOGIA DE ACESSO A DADOS FPM (Fast Page Mode)-Ou modo acesso rpido. A idia que, ao ler um arquivo qualquer gravado na memria, os dados esto na maioria das vezes gravados seqencialmente. No seria preciso ento enviar o endereo RAS e CAS para cada bit a ser lido, mas simplesmente enviar o endereo RAS (linha) uma vez e em seguida enviar vrios endereos CAS (coluna). Devido ao novo mtodo de acesso, as memrias FPM conseguem ser cerca de 30% mais rpidas que as memrias regulares. Apesar de j no serem fabricadas h bastante tempo, foram utilizadas em PCs 386, 486 e nos primeiros Pentiums. Voc encontrar memrias FPM na forma de mdulos SIMM de 30 ou 72 vias e com tempos de acesso de 80, 70 e 60 nanos, sendo as de 70 nanos as mais comuns. EDO (Extended Data Output)-As memrias EDO foram criadas em 94, e trouxeram mais uma melhoria significativa no modo de acesso a dados. Alm de ser mantido o modo de acesso rpido das memrias FPM, foram feitas algumas modificaes para permitir mais um pequeno truque, atravs do qual um acesso dados pode ser iniciado antes que o anterior termine, permitindo aumentar perceptivelmente a velocidade dos acessos. O novo modo de acesso permite que as memrias EDO trabalhem com tempos de acesso de apenas 5-2-2-2 em uma placa me com Bus de 66 MHz, um ganho de 25%. Apesar de j ultrapassado, este tipo de memria ainda muito usado atualmente, foi fabricado em velocidades de 70, 60 e 50 nanos, com predominncia dos mdulos de 60 nanos. As memrias EDO so encontradas em mdulos de 72 vias, existindo tambm alguns casos raros de memrias EDO na forma de mdulos DIMM. SDRAM (Synchronous Dynamic RAM)-Tanto as memrias FPM quanto as memrias EDO so assncronas, isto significa que elas trabalham em seu prprio ritmo, independentemente dos ciclos da placa me. Isso explica por que memrias FPM que foram projetadas para funcionar em placas para processadores 386 ou 486 (que trabalham com Bus de 25, 30, 33 ou 40 MHz), funcionam sem problemas em placas para processadores Pentium, que funcionam a 66 MHz. Na verdade, as memrias continuam trabalhando na mesma velocidade, o que muda so os tempos de espera que passam a ser mais altos. Assim, ao invs de responder a cada 2 ciclos da placa me, por

Aluno: Jos Cicero Gomes Maia Fatene Curso de ADS - Noite

Estudo Tcnico e Gerencial da Memria Principal

4/22

exemplo, elas podem passar a responder a cada 3 ou 4 ciclos, funcionando normalmente. As memrias SDRAM por sua vez, so capazes de trabalhar sincronizadas com os ciclos da placa me, sem tempos de espera. Isto significa, que a temporizao das memrias SDRAM sempre de uma leitura por ciclo. Independentemente da velocidade de barramento utilizada, os tempos de acesso podero ser de 5-1-1-1. Como preciso que a memria SDRAM a ser usada seja rpida o suficiente para acompanhar a placa me, possvel encontrar verses com tempos de acesso entre 15 e 6 nanossegundos. DDR (Double Data Rate)-As memrias DDR implementam um novo truque, que as torna capazes de realizarem duas transferncias por ciclo e serem quase duas vezes mais rpidas que as memrias SDRAM, mesmo mantendo a mesma freqncia de operao e a mesma tecnologia bsica. Com o lanamento das memrias DDR, as SDRAM passaram a ser chamadas de "SDR", ou (Single Data Rate). Os chips de memria DDR incluem circuitos adicionais, que permitem gerar comandos de acesso e receber os dados referentes s leituras duas vezes por ciclo de clock, executando uma operao no incio do ciclo e outra no final. Como so utilizadas as mesmas trilhas para realizar ambas as transferncias, no foi necessrio fazer grandes modificaes nem nos mdulos, nem nas placas me. TEMPO DE ACESSO Os tempos de acesso representam em quanto tempo a memria pode disponibilizar um dado requisitado. Quanto mais baixos forem os tempos de espera, mais rpidas sero as memrias. Instaladas em uma placa me que trabalhe com Bus de 66 MHz, os intervalos de espera de memrias FPM podem ser de at 5-3-3-3, o que significa que o processador ter de esperar cinco ciclos da placa me para a memria efetuar a primeira leitura de dados e somente mais 3 ciclos para cada leitura subsequente. O primeiro acesso demora mais tempo, pois nele preciso enviar os dois endereos, enquanto nos subsequentes necessrio enviar apenas os endereos de coluna. Os tempos de espera das memrias podem ser configurados no Setup, atravs da opo Memory Timing. Em placas para 486, era comum existirem opes como 4-3-3-3 ou 3-2-2-2, que representavam o tempo de acesso memria. BANCO DE MEMRIA Um processador x86 pode trabalhar com qualquer quantidade de memria, a partir de um mnimo de 64 KB. Porm, preciso que exista um barramento de dados suficiente. Uma quantidade qualquer de memria, que atenda s exigncias do processador quanto largura de barramento chamada de banco de memria. No Pentium, cada banco de memria deve ser capaz de permitir o acesso de 64 bits de dados por vez, enquanto nos processadores 386 e 486 necessrio um barramento de 32

Aluno: Jos Cicero Gomes Maia Fatene Curso de ADS - Noite

Estudo Tcnico e Gerencial da Memria Principal

5/22

bits. Caso o mdulo de memria possua um barramento de dados mais estreito que o necessrio, preciso combinar dois ou mais mdulos para formar cada banco. Como os mdulos SIMM de 30 vias possuem um barramento de apenas 8 bits, so necessrios 4 mdulos para formar um banco de memria em um micro 386 ou 486. Se estes mdulos antigos chegassem a ser utilizados em micros Pentium, seriam necessrios 8 mdulos para formar cada banco. Os mdulos SIMM de 72 vias j possuem um barramento de 32 bits, sendo um nico mdulo suficiente para completar um banco de memria em um 486, e 2 mdulos necessrios para completar os 64 bits exigidos pelo Pentium. Finalmente, os mdulos DIMM possuem um barramento de 64 bits, sendo necessrio apenas um mdulo para formar um banco em micros equipados com processadores Pentium ou superiores. Dentro de um banco, todos os mdulos so acessados ao mesmo tempo, como se fossem um s. Por isso, necessrio que todos os mdulos sejam capazes de responder aos chamados do controlador de memria sincronizadamente, como uma orquestra. A mnima falta de sincronia entre os mdulos ir causar instabilidade no sistema, que poder levar a travamentos. Por isso, altamente recomendvel que sejam utilizados sempre mdulos idnticos dentro de um mesmo banco (mesma marca, mesma capacidade, mesmo tempo de acesso, etc.), de preferncia comprados juntos.

CAPITULO 2 ESTRUTURA DA MEMRIA RAM

ESTRUTURA BASICA Como visto anteriormente um modulo de memria RAM, seja do tipo SIMM EDO, DIMM DDR, ou qualquer modulo de memria, formado de uma placa de circuito impresso com suas devidas trilhas, e claro com os chips de memria, soldados sobre esta placa, a todo o C.I. que se solde sobre uma placa de circuito impresso (PCB) chamado de chip SMD(Surface Mountage Device Dispositivo de Montagem em Superfcie), conforme mostra a figura logo abaixo.

Aluno: Jos Cicero Gomes Maia Fatene Curso de ADS - Noite

Estudo Tcnico e Gerencial da Memria Principal

6/22

Fig 1.0 Detalhes de um modulo de memria DIMM SDRAM SDR de 168 pinos

DETALHANDO UM POUCO MAIS PCB(Printed Circuit Board Placa de circuito impresso) As melhores placas de circuito impresso so aquelas que tem muitas camadas, so mais leves por serem feitas de fibra de vidro e no mais de fenolite, quanto s camadas as melhores placas so compostas por pelo menos 6 e 8 camadas prensadas, quanto mais camadas melhor ser a distribuio da trilhas e assim evitando o aparecimento das interferncias, rudos e capacitncias transientes. CHIP DRAM(Dynamic Randon Access Memory Memria de acesso aleatrio dinmico) onde propriamente so armazenados os dados, a forma de como feito o emcapsulamento do chip da ram, tem influencia direta na qualidade do trafego dos dados, veremos mais a frente alguns modelos mais comuns de encapsulamento do chip ram. A forma na qual o chip de DRAM empacotado chamado de encapsulamento, veja alguns modelos. DIP(Dual In line pin Packge Pacote com duas linhas de pinos) Este foi o primeiro formato de memria tanto RAM, quanto ROM, para uso especifico como memria principal praticamente j caiu em desuso, ainda muito usada em dispositivos moveis.

Aluno: Jos Cicero Gomes Maia Fatene Curso de ADS - Noite

Estudo Tcnico e Gerencial da Memria Principal

7/22

SOJ(Small Outline J Pacote pequeno com terminal J) Tem esse nome porque seus terminais tm quase uma forma que se parece com um J, e so soldados na superfcie da PCB. TSOP(Thin Small Outline Package Pacote de perfil pequeno e fino) Tambm soldado em superfcie, muito usado na fabricao de memrias para portteis. CSP(Chip Scale Package Empacotamento escalar de chip) um formato completamente diferente, o mesmo usado em chipsets nas placas-mae, o nome especifico deste encapsulamento no que tange aos pinos chamado de BGA (Ball Grid Array Grade de pinos em forma

de bola), onde os pinos esto em forma de bola e ficam na parte inferior do chip.

A MEMORIA COM MAIS DETALHES

CELULA DE MEMORIA O chip de memria DRAM, tambm conhecido como clula de memria ou clula capacitiva, isto porque a sua construo muito simples ao contrario da memria SRAM que feita de um conjunto completo de circuitos chamados de FLIP-FLOP, composto de apenas um capacitor e um transistor, ou seja, o capacitor serve para armazenar os bits (0 ou 1) e o transistor serve para chavear o capacitor para ler ou escrever, simples no acha, vamos ver com mais detalhes. De uma forma bem simples o capacitor carregado indica 1 e o descarregado indica 0, por sua fabricao ser to simples possvel ter muitos capacitores e transistores em um pequeno espao, sendo assim tem a capacidade de armazenar muito mais dados que uma memria SRAM do mesmo tamanho fsico. Em compensao pelo seu curto tamanho tem-se um problema, a sua carga de capacitncia muito baixa e varia de mais ou menos de 20 a 50 fF ou menos ( fF = femtonFarad = 10-3 pF(picoFarad)), e sua corrente residual varia na faixa de 20pA (picoAmpere), sendo assim o capacitor pode perder com muita facilidade a sua carga ou seja perder os dados nele armazenados, por isso existe um circuito externo responsvel

Aluno: Jos Cicero Gomes Maia Fatene Curso de ADS - Noite

Estudo Tcnico e Gerencial da Memria Principal

8/22

que de tempo em tempo faz uma nova recarga no capacitor, este procedimento chamado de REFRESH, onde um circuito de refresh faz uma restaurao da carga do capacitor, por este detalhe que as DRAM so chamadas de dinmicas por estarem sendo feito acessos constantes memria. Sendo assim podemos afirmar que a memria dinmica muito lenta tanto nas operaes de leitura e escrita, em funo do procedimento de refresh.

Fig 1.1 Estrutura bsica, um transistor Q1 e um capacitor C1.

COMPOSIO BASICA Externamente o chip da DRAM se parece com qualquer tipo de C.I (Circuito Integrado), porem por dentro do chip, tem uma estrutura formada de alguns circuitos lgicos, e uma matriz de clula de memria, pode ser observado uma estrutura bsica de forma didtica para apresentar sua estrutura interna.

Fig 1.2 Estrutura bsica de uma memria DRAM.

Aluno: Jos Cicero Gomes Maia Fatene Curso de ADS - Noite

Estudo Tcnico e Gerencial da Memria Principal

9/22

Esta matriz de clula de memria (CM) que composta de um microcapacitor e um micro transistor do tipo nMOS, armazena apenas um nico bit, no esta 1 o capacitor esta carregado e no estado 0 o capacitor esta descarregado, o conjunto destas clulas de memria (CM), armazenando um nico bit formam os dados. As linhas so denominadas de linhas de palavras (WORD LINES), esta linha selecionada por um circuito que impe um valor lgico 1 para selecionar esta linha depois da linha selecionada a coluna selecionada, claro que este diagrama muito simples em relao a um circuito real, um circuito real tem muito mais componentes e mais circuitos complexos, mas serve para termos uma idia de uma circuito de uma memria DRAM.

LEITURA E ESCRITA NA DRAM O processo de leitura e escrita na DRAM muito complexa, mas ser explicado de uma forma mais simples para prover um maior entendimento sobre esse assunto. Na estrutura da memria existe um circuito que faz a seleo da linha e da coluna, este circuito chamado de MUX/DEMUX (Multiplexador e Demultiplexador ou simplesmente um codificador dos sinais da linha e da coluna), onde este circuito simplesmente chamado de MUX faz a decodificao dos sinais da linha e coluna. Um sinal STROBE DO ENDEREO, RAS (Row Address Strobe), comanda o armazenamento dos bits do endereo da linha no registrador interno no chip para este fim. Um sinal STROBE DO ENDEREO DA COLUNA, CAS (Collum Address Strobe), comanda o armazenamento dos bits da coluna, no circuito respectivo. Na operao de leitura, uma linha inteira selecionada (Sinal de RAS), alimentado ao MUX das colunas, que envia um nico bit para sada. Na escrita um nico bit a ser escrito e distribudo pelo DEMUX para a coluna alvo (CAS), enquanto o MUX das linhas seleciona a linha correta a ser escrita. Na pratica, se realmente tivssemos uma linha fsica para cada bit armazenado na memria, teramos um chip muito grande, para solucionar este problema foi desenvolvido uma tcnica chamada de MULTIPLEXAO DE ENDEREOS, onde cada pino tem dupla funo, sendo assim temos uma economia de pinos e no fim temos uma memria muito mais enxuta. Depois de reduzir a quantidade de pinos, existem somente m/2 pinos de endereo do chip, e os endereos de linha e coluna so multiplexados no tempo. Nestas linhas os m/2 endereos da linha so enviados junto com o sinal de linha RAS, e um endereo de linha armazenado e decodificado pelo chip, ento os m/2 bits so enviados junto com o sinal de CAS, indo todos pelo mesmo pino fsico, e assim podem existir outros pinos adicionais, para controle, leitura, escrita, reset, refresh e outras. SIMPLIFICANDO

Aluno: Jos Cicero Gomes Maia Fatene Curso de ADS - Noite

Estudo Tcnico e Gerencial da Memria Principal

10/22

Fig 1.3 Diagrama eletrnico simples do funcionamento da DRAM. Este diagrama simples serve para entendermos como funciona o processo de leitura e escrita na memria, as chaves representada por S1 a S4 so na verdade MOSFETs (so transistores feitos de semicondutores de oxido metlico chamado de MOS, e trabalha usando um campo magntico ta o nome FET transistor de efeito de campo.), controlados pelas diversas sadas do MUX (sinais RAS e CAS) e do sinal de R,W. O capacitor o dispositivo usado para armazenar os bits sempre um por vez, o micro capacitor neste caso formado de duas placas condutoras e um dieltrico no meio das placas.

ESCRITA Neste caso as chaves S1 e S2 so fechadas, as demais ficam abertas, um nvel lgico 1 nas chaves S1 e S2 carregam o capacitor C com 1, quando o determinado capacitor esta em uma seqncia ele pode ou no ser carregado, exemplo: se a seqncia for 1011(valor hipottico) teramos 4 capacitores, e sendo assim somente o capacitor de numero 2 no ser carregado, e sim o capacitor 1, 3 e 4. mantendo o nvel lgico do capacitor 2 no estado 0. No fim todas as chaves so abertas. LEITURA As chaves S2,S3, S4 devem ser fechadas, e a chave S1 deve ser mantida aberta, sua tenso enviada ao SENSOR DE AMPLIFICADOR que verifica a carga, se estiver com uma tenso prxima de 5v, ser considerado nvel lgico 1, caso contrario o valor ser 0, e todo o momento de leitura tambm um momento de refresh.

CONCLUSAO Vimos o comportamento da memria dinmica, e termos mais tcnico do conceito de leitura e escrita, e vimos o conceito de clula de memria, discubrimos porque a memria dinmica lenta, em funo do REFRESH, onde em algum momento nos enquanto usurio vemos alguns congelamentos ou mesmo paradas do sistema, pode ser o REFRESH, ou simplesmente um dado que no foi carregado com preciso para o processador, enfim, a memria dinmica ter a sua continuidade como memria principal apesar do tempo de resposta ser muito lento, ainda sim armazena mais e muito mais barata. No prximo capitulo ser estudado o gerenciamento da memria, valeu ate a prxima.

Aluno: Jos Cicero Gomes Maia Fatene Curso de ADS - Noite

Estudo Tcnico e Gerencial da Memria Principal

11/22

CAPITULO 3

Gerenciamento e Organizao da memria principal Introduo sabido que a memria principal um dos recursos mais importantes em um computador, introduzido por Von Newman, a memria principal responsvel por armazenar os dados, instrues e claro os programas, mesmo quando um programa chamado pelo usurio, esses dados do programa so carregados e armazenados em alguma parte da memria. Esse sempre foi um dos grandes problemas dos projetistas de sistemas operacionais, pois o hardware se desenvolveu com uma velocidade muito grande, e agora a corrida das grandes empresas de desenvolvimento de softwares, o desafio criar programas que usem com mais eficincia os recursos da mp(memria principal). Na dcada de 60 houve uma melhora muito grande com relao ao aumento da mp e outras tcnicas de armazenamento como a memria auxiliar chamada de cache e ate mesmo armazenamento em disco. Desta forma hoje temos uma hierarquia de memria que vem da menor capacidade e mais veloz ate a de maior capacidade e menor velocidade.

Sendo assim vamos tentar mostrar sinteticamente como funciona a mp tanto do ponto de vista organizacional,gerencial,fsico e tcnico.

COMO FUNCIONAVA Em sistemas mais antigos ou chamados de monoprogramaveis, existia um formato chamado de ALOCAO CONTGUA, ou seja um formato em que a memria dividida somente em duas partes, uma separada para o sistema operacional e o que sobrava ficava reservado aos programas do usurio. (fig. 1.0)

Aluno: Jos Cicero Gomes Maia Fatene Curso de ADS - Noite

Estudo Tcnico e Gerencial da Memria Principal

12/22

Nesse formato possvel acessar qualquer posio de memria, podendo acessar, escrever, sobrescrever qualquer tipo de dado ou instruo, isto era muito interessante do ponto de vista dos programadores que teriam um cdigo reduzido e o sistema operacional era bem mais leve para carregar, porem algumas vezes o usurio chamava algum programa ou seja clicava em algum atalho que lincasse ao programa e este era carregado para memria, e derrepente na tela do usurio aparecia a seguinte tela com a esta mensagem ACCESS VIOLATION ou simplesmente um erro de violao de acesso. Mas o que significa isto, somente quando um programa tenta acessar uma rea reservada ao sistema operacional, isto ocorre porque no sistema operacional tem algumas rotinas de verificao ao acesso a memria que verifica se determinado programa esta querendo ser executado no espao delimitado ao sistema operacional, quando as rotinas de verificao confirmam que o programa esta realmente acessando uma rea reservada ao S.O. logo este programa finalizado ou seja eliminado por completo da memria. O grande problema desse formato que com a ALOCAO CONTGUA, no permite a usabilidade do total dos recursos do processador e inclusive da prpria memria, os programas dessa poca estavam limitados ao espao disponvel da mp. Para tentar resolver esse problema, a idia foi dividir o problema em mdulos, e executar somente quando for necessrios, essa tcnica chamada de OVERLAY (sobreposio), ou seja quando um programa esta carregado em memria, ele esta carregado somente o programa principal, quando necessrio por exemplo cadastrar um cliente, ento chamado o cadastro de cliente neste ponto o modulo de cadastro de cliente carregado na memria, usando a tcnica de OVERLAY.

DIVISO DA MEMRIA

Com uma melhoria da organizao da memria, foi feito uma tcnica em que a memria foi dividida em pequenas parties, o tamanho das parties era determinado pelos programadores, os programas s podiam ser executado em parties definidas, sendo Aluno: Jos Cicero Gomes Maia Fatene Curso de ADS - Noite

Estudo Tcnico e Gerencial da Memria Principal

13/22

assim se tiver outra partio disponvel outro programa no poderia acessar essa partio, essa tcnica ficou conhecida como ALOCAO PARTICIONADA ESTTICA ABSOLUTA, isto porque tinha uma limitao dos compiladores e montadores que geravam o cdigo absoluto. Como a evoluo dos compiladores, lincadores e carregadores(loaders), a gerao do cdigo retocvel foi possvel, e com isso ser possvel carregar os programas em qualquer partio, essa tcnica foi chamada de ALOCACAO PARTICIONADA ESTTICA RELOCVEL, isso s foi possvel porque quando um programa carregado ele verifica uma tabela de partio da memria e verifica qual partio esta disponvel para o armazenamento do programa e mais no tem mais o perigo de um programa acessar alguma partio reservada ao S.O. isto porque agora existe dois registradores que indicam o inicio e o fim do endereo da partio.(fig 2.0)

SISTEMA OPERACIONAL

Endereo Inicial

REA DE PROGRAMAS DO USURIO

Endereo Final
MEMRIA PRINCIPAL

PROGRAMA SENDO EXECUTADO

Fig. 2.0 - Delimitao da partio

UM NOVO PROBLEMA, UMA NOVA SOLUO Conforme foi analisado anteriormente, foi criado uma forma de armazenar os programas com registradores de inicio e fim de cada partio, mas o que acontecia quando este programa terminava a sua execuo, outro assumiria o seu lugar, s que ai criava um outro problema talvez o segundo programa fosse menor que o primeiro ento sobrava uma parte daquela partio usada, ou seja esse espao desperdiado pelo seu tamanho era chamado de FRAGMENTAO. Veremos isto com mais detalhes, isso ocorre porque a partio onde os programas so executados tem um tamanho predefinido, por exemplo um programa de 3KB ocupa uma partio inteira de 3KB, quando esse programa termina essa rea fica livre, ento outro programa com 2KB por exemplo assume essa partio, h de convir que sobrou 1KB dessa partio, outro programa de 2KB em uma partio de 5KB sobra mais 3KB livres, no mesmo momento outro programa de 2KB tambm assume uma partio de 5KB, vejam que estes espaos livres s vezes no so suficiente para armazenar um programa, sendo assim estes espaos so chamados de FRAGMENTAO.(fig. 3.0)

Aluno: Jos Cicero Gomes Maia Fatene Curso de ADS - Noite

Estudo Tcnico e Gerencial da Memria Principal

14/22

SISTEMA OPERACIONAL

Programa A (2KB) Livre 1KB Programa B (2KB)

Livre 3KB Programa C (2KB)

3KB

5KB
5KB
MEMRIA PRINCIPAL

Livre 3KB

Fig. 3.0 - Fragmentao da memria principal.

uma soluo para esse problema foi juno dos programas relocando os espaos para ficar espaos livres contguos.(fig 3.1)

SISTEMA OPERACIONAL

Programa A (2KB) Programa B (2KB) Programa C (2KB)

6KB

Livre 7KB
MEMRIA PRINCIPAL

Fig. 3.1 - Desfragmentao da memria principal.

essa tcnica ficou conhecido como ALOCAO DINMICA COM RELOCACAO. Com tudo isso foram criados algumas estratgias de organizao da memria, estas tcnicas servem para o melhor aproveitamento das parties e diminuir as fragmentaes.

Aluno: Jos Cicero Gomes Maia Fatene Curso de ADS - Noite

Estudo Tcnico e Gerencial da Memria Principal

15/22

BEST-FIT(A): Escolhe a melhor partio para poder deixar a menor quantidade de espao livre.
SISTEMA OPERACIONAL

Programa C

Programa B Programa A

Livre 1KB
MEMRIA PRINCIPAL

(A) Best-Fit

WORST-FIT(B): Escolhe as piores parties com os piores espaos deixando os espaos vazios maiores, sendo assim outros programas podem ocupar esses espaos livres, deixando muito menor a fragmentao.

SISTEMA OPERACIONAL

Programa C
Programa B

Livre 3KB
Programa A

MEMRIA PRINCIPAL

(B) Worst-Fit

Aluno: Jos Cicero Gomes Maia Fatene Curso de ADS - Noite

Estudo Tcnico e Gerencial da Memria Principal

16/22

FIRST-FIT(C): Escolhe a primeira partio livre, de tamanho suficiente para carregar o programa, o problema que o algoritimo fica mais pesado com mais rotinas de verificao de reas livres, nesta tcnica a escrita mais rpida e usa menos recursos do sistema.
SISTEMA OPERACIONAL

Programa A

Livre 2KB
Programa B

Programa C

MEMRIA PRINCIPAL

( C )First-Fit

O VAI E VEM DA MEMRIA Como visto no capitulo anterior, um problema encontrado nos esquemas de gerenciamento era a fragmentao da memria, e dentro deste mbito temos outro problema com relao ao tempo de espera, ou enquanto um programa esta ocupando uma determinada partio esse programa permanece ate o fim de sua execuo, e fica por muitas vezes ocioso esperando um evento de leitura ou escrita, ento outro programa que precise ser carregado na memria simplesmente no pode por no ter mais espao disponvel, nesse momento pode surgir na tela uma mensagem dizendo que MEMRIA INDISPONVEL, FECHE ALGUM PROGRAMA E TENTE NOVAMENTE, SE O PROBLEMA PERSISTIR PROCURE O SEU REVENDEDOR.. Foi desenvolvido uma tcnica para levar o programa que esta carregado em memria com tempo ocioso para um outro meio de armazenamento de dados, nesse caso o disco rgido foi escolhido pois esta sempre disponvel, voltando ao problema levando esse programa para o HD e liberando espao para outro programa ser carregado em memria, quando houver a necessidade do programa retornar, outro programa vai para o HD e este se insere em seu espao,e fica assim ate que no mais seja necessrio e volta ao disco para que outro programa assuma seu espao e assim por diante, esta tcnica chamada de SWAPPING (TROCA).(Figs. 4.0 e 4.1)

Aluno: Jos Cicero Gomes Maia Fatene Curso de ADS - Noite

Estudo Tcnico e Gerencial da Memria Principal

17/22

SISTEMA OPERACIONAL

Programa A
Programa E Programa B

Swap Out

Programa C Programa D
MEMRIA PRINCIPAL
MEMRIA SECUNDRIA

Fig. 4.0 - Processo de saida do programa B para o HD chamado de Swap Out.

SISTEMA OPERACIONAL

Swap Out Programa D

Programa A
Programa E

Swap In Programa B

Programa C

MEMRIA PRINCIPAL
MEMRIA SECUNDRIA

MEMRIA SECUNDRIA

Fig. 4.1 - Processo de Swap Out do programa D e o Swap In do programa B.

Conforme visto na figura 4.1, o processo de Swap dividido em dois momentos que podem ser executados ambos ao mesmo tempo, o processo de enviar os dados do programa ao HD chamado de Swap Out e o processo inverso de devolver o programa do HD para a memria principal chamado de Swap In, neste processo o programa no deve sentir nenhuma diferena ou seja o para o usurio este procedimento deve ser transparente.

Aluno: Jos Cicero Gomes Maia Fatene Curso de ADS - Noite

Estudo Tcnico e Gerencial da Memria Principal

18/22

MAPEAMENTO

MEMRIA VIRTUAL

MEMRIA PRINCIPAL

Fig. 5.0 - Processo de mapeamento.

OUTROS TIPOS DE MEMRIA J vimos em captulos anteriores algumas tcnicas de armazenamento, melhor performance e a prpria hierarquia da memria, mas tudo isso serve para que afinal de contas, vale ressaltar que essa memria que usada pelo computador chamada de memria RAM, lembrando tambm que essa memria uma memria com pouca capacidade principalmente para os programas que temos hoje, imagine na dcada de 70 e 80, bem para a soluo deste problema de pouca memria foi criado uma outra tcnica para aumentar a capacidade de memria do microcomputador, esta tcnica chamada de MOMORIA VIRTUAL, tcnica que desvincula o endereo fsico (indicado nos programas) e assumir endereos virtuais, e ainda todas as estruturas de dados deixam de esta limitado pelo tamanho da memria fsica. Veremos como funcionam.

ENDEREAMENTO VIRTUAL

A tcnica da memria virtual, no nova essa tcnica foi baseada nos ARRAYS(vetor) que existe na maioria das linguagens de programao, a idia que quando um programa carregado em memria logo jogado para a memria virtual assim o programa acessa somente endereos virtuais, no momento da execuo de uma instruo o endereo virtual traduzido para o endereo real (endereamento fsico), pois o processador s pode acessar endereos fsicos, o nome desse processo de traduo dos endereos virtuais para os endereos fsicos chamado de MAPEAMENTO.(Fig. 5.0) Na atualidade esse processo de mapeamento feito por um sistema composto de HARDWARE e SOFTWARE, ou seja existe um circuito que faz o processo de traduo

Aluno: Jos Cicero Gomes Maia Fatene Curso de ADS - Noite

Estudo Tcnico e Gerencial da Memria Principal

19/22

do endereo virtual para o real, esse circuito fica entre o processador e a memria principal, no mesmo barramento de endereo, esse circuito chama-se DAT Dinamyc Address Translator. Quando o DAT entra em ao e faz a traduo ele armazena os endereos em uma tabela de mapeamento, e esta tabela fica armazenada em uma poro da memria principal durante todo processo. Como a memria principal dividida a memria virtual tambm dividida, essa diviso chamada de blocos, e existem dois tipos de blocos, os de tamanho variado chamados de SEGMENTADOS e os de tamanho fixo so chamados de PAGINAS. Temos um problema a cada referencia a memria fsica, so dois acessos isso compromete o desempenho do computador, a soluo foi uma memria associativa que as vezes se comporta como uma memria cache, armazena os pares de endereo virtual/real, que foram usados nos acessos mais recentes e com isso reduz o tempo de mapeamento. A isto foi chamado de TLB( Translation Lookside Buffer).

Endereo virtual DAT

Endereo Real

CPU

ENDEREO DADOS
CONTROLE
MEMRIA PRINCIPAL Subsistema de memoria

Fig. 5.1 - Diagrama em blocos do subsistema da memria.

Isto implica que cada processo tem os seu prprio mapeamento como se cada processo tivesse a sua prpria memria virtual, a TLB se encarrega de manter os processos, as tabelas de mapeamento e memrias virtuais sempre atualizados para o S.O.

PAGINAAO Tcnica desenvolvida para gerenciar os espaos das memrias virtuais e fsicas, esses espaos da memria virtual chamada de PAGINA e os espaos da memria fsica chamado de FRAMES.

Aluno: Jos Cicero Gomes Maia Fatene Curso de ADS - Noite

Estudo Tcnico e Gerencial da Memria Principal

20/22

Na execuo de algum programa, as paginas so transferidas da memria secundaria para a memria principal, e alocadas em flames, sempre quando houver a necessidade de se referenciar a um endereo virtual feito um mapeamento e localizando este endereo na ETP(ENTRADA NA TABELA DE PAGINAS). Neste contexto para a CPU saber se o endereo requisitado j esta na memria principal ou no, existe mais uma informao no cabealho do endereo, chamado de VALID BIT (BIT DE VALIDADE), que quando este bit de validade for igual a zero indica que o endereo requisitado no esta na memria principal e quando for 1 sim ele j esta na memria principal. Toda vez que for requisitado um endereo feito a verificao do bit de validade, se caso o bit de validade for igual a zero, o sistema quem transferir a pagina da memria secundaria (DISCO RGIDO) para a memria fsica, e posteriormente para a memria virtual, quando isto acontece o sistema manda um alerta indicando que a pagina no foi encontrada, isso se chama de PAGE FAULT (FALHA DE PAGINA).

WORKING SET Conjunto de pginas constantemente referenciadas pelos processos que permanecem na memria principal para que execute de forma eficiente. Este conceito surgiu com base em analises das taxas de paginao dos processos, um problema com esta estratgia no quais paginas carregar para a memria e sim quais remover dela. Algumas estratgias foram criadas para tentar resolver este problema, so tcnicas que primeiramente verificam se as paginas j foram modificadas ento podem ser movidas, para a insero de novos frames, para as aes de PAGE IN (processo de sada das paginas da memria secundria para a memria principal), e antes do sistema remover alguma pagina, ela armazenada na memria secundaria, esse processo chamado de PAGE OUT. Algumas estratgias foram criadas para melhorar a relocao de paginas, Aleatria No se utiliza qualquer tipo de critrio para a escolha da pagina, qualquer pagina pode ser escolhida dentro do working set. Fifo First In/First Out o sistema mais simples, pois usa uma simples fila, onde a primeira pagina que entra a primeira que sai. Lru Least recently used a escolha da pagina que menos foi referenciada no sistema, uma boa escolha mas causa sempre um grande overhead. Nru not recently used Nesta estratgia se vale de um recurso que um flag de referencia, onde quando a pagina no foi iniciada o valor do flag igual a zero e quando a pagina for modificada o flag recebe 1, assim fica fcil fazer a relocao de paginas.

Aluno: Jos Cicero Gomes Maia Fatene Curso de ADS - Noite

Estudo Tcnico e Gerencial da Memria Principal

21/22

Lfu least frequently used A pagina menos freqentemente usada, a pagina cujo contador tiver um numero menor do que a pagina mais referenciada, ser a escolhida. Sendo assim o algoritimo mantm na memria somente as paginas que mais so usadas pelo sistema operacional.

SEGMENTAO A diferena bsica entre a paginao e a segmentao que, enquanto a paginao divide o programa em vrios pedaos chamadas de paginas ou blocos, de tamanho fixo, e cada diviso no tem qualquer ligao com a lgica do programa. J a segmentao divide o programa em vrios pedaos chamados de segmento, cada segmento tem um tamanho variado de acordo com a lgica do programa.

PROTECAO Recurso necessrio a qualquer sistema operacional, que deseja segurana e proteo dos programas e principalmente do prprio sistema operacional, a proteo nada mais que um conjunto de 2 bits para informar qual pagina ou segmento da memria esta acessando uma rea protegida, para isto cada pagina tem um 2 bits um para leitura (READ) e um outro para escrita (WRITE), quando um programa tenta entrar em alguma rea destinada somente ao sistema operacional ser verificado qual permisso este programa tem, se de leitura (READ) o flag RW = 10, ou de escrita ( WRITE ) o flag ser RW = 01, mas quando usados os dois flags isto gera uma proteo de acesso do tipo RW = 00 onde o acesso ser negado pois uma proteo da rea da memria onde esta reservada somente ao sistema operacional.

CONCLUSAO Podemos observar que houve uma evoluo no uso e gerenciamento da memria do microcomputador, ao dos tempos foi entendido que sempre existiu uma necessidade de gerenciar a memria principal do PC, com mais eficincia, e a cada conquista um problema ento podemos observar que os problemas foram surgindo e junto com elas as solues tambm surgiram, desde sistemas mais arcaicos como a memria dos primeiros processadores que s tinham duas reas de trabalho, e hoje se tem proteo da memria, e estratgias para o melhor gerenciamento da memria e melhor acesso a leitura e gravao e muito mais. Sendo assim a evoluo continua mais e mais.

Aluno: Jos Cicero Gomes Maia Fatene Curso de ADS - Noite

Estudo Tcnico e Gerencial da Memria Principal BIBLIOGRAFIA Pesquisado em diversas fontes, livros e Internet. Livro: Arquitetura de sistemas operacionais Autores: Francis B. Machado Luis Paulo Maia Livro: Introduo arquitetura de computadores Autores: Miles J. Murdocca Vincent P. Heuring Sites de Engenharia eletrnica, Hardware e variados dentro da computao. Site da Kingston Site da Motorola Site da Texas instrument Site do Laecio Vasconcelos Site do Carlos Eduardo morimoto

22/22

Aluno: Jos Cicero Gomes Maia Fatene Curso de ADS - Noite