Objetivos:

Conocer la metodologa de anlisis y sntesis de los automatismos sencillos.

Conocer los conceptos de variable, operador y funcin booleana.
Mostrar los mtodos de simplificacin de funciones booleanas, utilizados para
la simplificacin de los pequeos automatismos combinacionales y secuenciales.
Describir las distintas normas de representacin de los automatismos.

2.1. Introduccin

El mtodo de anlisis y modelado de los automatismos se establece a partir de la
naturaleza de las variables que intervienen en estos. Los sistemas de produccin
automatizados tienen muy a menudo carcter secuencial, es decir, su forma de operar
puede ser contemplada como la concatenacin de distintas fases debidamente
secuenciadas en el tiempo. El conjunto de las variables de estos sistemas, de entrada,
salida y estado, poseen nicamente dos estados claramente diferenciados ON, OFF,
por lo que su naturaleza es discreta y binaria.

Este comportamiento queda reflejado en los dispositivos de entrada y salida que suelen
utilizarse en este tipo de sistemas tales como interruptores, pulsadores, finales de
carrera, detectores inductivos, clulas fotoelectricas, reles, contactores, etc

Por este motivo, para establecer las relaciones funcionales entre las variables
intervinientes se utiliza el Algebra Booleana, herramienta matemtica que permite la
definicin de funciones lgicas capaces de relacionar un conjunto de variables discretas
binarias.

2.2. Algebra Booleana

2.2.1. Concepto de variable Boleana

Una variable booleana es aquella que posee una naturaleza binaria, de tal forma que
nicamente posee los valores binarios 1 0 o los equivalentes VERDADERO o
FALSO. Muy a menudo este concepto se asocia en la electrnica digital a que el
dispositivo lgico que representa la variable que dispone de dos niveles de tensin
diferenciados: 5 volt. y o volt.; o en dispositivos elctricos: 24 volt. y 0 volt.

2.2.2. Concepto de funcin booleana

En general una funcin booleana es toda aquella expresin en la que un conjunto de
variables booleanas se ven relacionadas por los operadores bolanos descritos
anteriormente. Para su representacin se utilizan las expresiones de suma de productos
(minterm) o producto de sumas (maxterm), pudindose encontrar funciones
equivalentes realizadas mediante los dos procedimientos.

Ejemplo: y=a+b

En un circuito, electrnico o elctrico, las variables a, b representaran las entradas
de dicho circuito. La variable y representara la salida de dicho circuito.

El resultado de una funcin booleana, al igual que la variable binaria, solo puede tomar
valores binarios.

FUNCIN Y O Complemento
Nemonicos AND OR NOT
Representacin
Algebraica
v .
Representacin
Booleana
-
+ A

2.2.3. Operadores boolanos

Los operadores bolanos establecen las relaciones a efectuar sobre las distintas variables
booleanas. Estos son el operador OR (Suma), el operador AND (producto) y el
operador NOT (complemento).

Funcin OR

En le caso de un operador OR relacionando a dos variables binarias de la forma

Y= a+b+

debe interpretarse en el sentido de que la funcin tomara valor 1 cuando cualquiera
de la variables o ambas tomen valor 1. Una descripcin intuitiva de carcter elctrico
puede verse en la figura.

Los distintos valores que pueden adoptar la funcin dependiendo del valor de las
variables se observa en la denominada tabla de verdad de la funcin. Esta tabla muestra
el valor de la funcin para cada combinacin de valores de las variables de entrada.

a b y
0 0 0
0 1 1
1 0 1
1 1 1

Propiedades de la funcin OR:

a+a=a
a+0=a
a+1=1
a+a=1


En el grafico puede comprobarse la validez de las propiedades anteriores.






Funcin AND

El operador AND relacionado de la misma a dos variables de la forma y=a.b deber
interpretarse de manera que la funcin nicamente tomara valor 1 si y solo si ambas
variables toman el valor 1. En la figura se muestra el circuito elctrico y su tabla de
verdad y su tabla es la siguiente:

a b Y
0 0 0
0 1 0
1 0 0
1 1 1


Propiedades del operador AND son:

a.a=a
a.1=a
a.a=0
a.0=0



Funcin NOT

El operador NOT, afectando a una funcin de una variable de la forma y=a, debe
entenderse en el sentido de que la funcin tomara valor 1 cuando la variable valga
0, y cuando valga 1 tomara el valor 0.

a y
0 1
1 0

Otras Propiedades:

Conmutativa:


Asociativa:


Distributiva:




2.2.3. Teoremas de MORGAN

Teorema 1: El complemento de un producto lgico es igual a la suma lgica de los
complementos de cada trmino de ese producto.



Teorema 2: El complemento de una suma lgica es igual al producto lgico de los
complementos de cada trmino de esa suma.


2.2.5. Funciones Lgicas derivadas

A partir de las funciones lgicas fundamentales del algebra booleana descritas
anteriormente, pueden tomarse otras funciones lgicas de gran utilidad en los sistemas
de electrnica digital y en consecuencia en los automatismos implementados mediante
esta tecnologa. Estas funciones son la funcin NAND, NOR, OR EXCLUSIVA.

Funcin NOR

La funcin NOR, resulta de aplicar el NOT a una funcin OR. Su expresin es:







Su tabla de verdad y el circuito equivalente se muestran en la tabla.

a b Y
0 0 1
0 1 0
1 0 0
1 1 0



Funcin NAND

La funcin NAND, resulta de aplicar el operador NOT a una funcin AND, Su
expresin resultante es:

Y su tabla de verdad:
a b y
0 0 1
0 1 1
1 0 1
1 1 0

Funcin OR EXCLUSIVA

La funcin OR Exclusiva, tambin denominada XOR acta de forma que la funcin
vale 1 cuando una y solo una de las variables mantiene dicho valor. Obsrvese la
diferencia con la funcin OR en la cual l a salida es 1 cuando ambas variables toman
valor 1. Esta funcin tiene la siguiente notacin:



Y su tabla de verdad es:

A b y
0 0 0
0 1 1
1 0 1
1 1 1


Funcin COINCIDENCIA

Esta funcin, denominada tambin NOR EXCLUSIVA, es la funcin complementaria
de la anterior, de forma que la funcin toma valor 1 si los valores de ambas variables
coinciden. Su expresin y su tabla de verdad son:



a b y
0 0 1
0 1 0
1 0 0
1 1 1

2.3. Anlisis de Automatismos Combinacionales y Secuenciales

Con frecuencia algunos sistemas requieren la memorizacin de las secuencias de
variables de entrada en forma de estado interno, de manera que se puedan tomar
decisiones lgicas en un estado determinado, en funcin de secuencias de los variables
de entrada en el pasado. Por ello disponemos de una serie de de variables, provenientes
de consignas de mando, lecturas efectuadas por los captadores o bien variables de
estado. Dichas funciones lgicas pueden ser representadas por un conjunto de
ecuaciones booleanas de la forma:

S
T
= f(E
T
, Q
T
)

Q
(T+T)
= f(E
T
, Q
T
)

Siendo E
T
el conjunto de variables de entrada al circuito en el instante T, S
T
el conjunto
de salidas y Q
T
el conjunto de variables internas.

La primera ecuacin S
T
representa las salidas del circuito como combinacin de las
variables de entrada e internas, y Q
T+AT
representa la actualizacin del estado interno.

En general, un controlador lgico programable ejecuta mas acciones de control
basndose en un conjunto de funciones lgicas, que resultan de la observacin y
posterior tratamiento de un conjunto de variables.

El programa que implementa al algoritmo de control en un Autmata Programable
Industrial es un conjunto de directivas de usuario, establecidas a travs de uno de los
posibles lenguajes de programacin existentes en los API, y que son en definitiva un
conjunto debidamente ordenado de ecuaciones lgicas de estado y de salida del sistema
bajo una estructura DO WHILE. El ordenamiento y por tanto la escritura de dichas
ecuaciones viene condicionado por el tipo de ciclo de funcionamiento.

El tipo de ciclo de funcionamiento, as u vez, viene condicionado por la forma y la
frecuencia que se adquieren las variables de entrada y de control (salida) del sistema.

En definitiva los sistemas basados en automatismos pueden ser modelados segn el
caso, bien como sistemas combinacionales, bien como sistemas secuenciales.

2.4. Automatismos Combinacionales

Si el sistema en cuestin no requiere de variables de estado, el anlisis del automatismo
puede ser tratado segn la lgica de circuitos combinacionales, por lo cual el conjunto
de ecuaciones booleanas anteriores queda reducido a la ecuacin:

S
T
=f(E
T
)

Por tanto, la salida de un automatismo de lgica combinacional, depende nica y
exclusivamente de la combinacin de las variables de entrada E
T
.

2.4.1. Minimizacin de funciones lgicas

Bien por motivos econmicos, bien por criterios de simplicidad de los sistemas a
implementar, los ingenieros y tcnicos en general deben procurar que los sistemas
resultantes de todo proceso de diseo, cumpliendo las especificaciones de
funcionamiento, posean el menor nmero posible de dispositivos tecnolgicos.

Para la aplicacin de este criterio en los automatismos de carcter combinacional y
secuencial, se utilizan una serie de mtodos de simplificacin que pasamos a detallar en
los apartados siguientes.

2.4.2. Utilizacin de funciones suma de productos y productos de sumas

De forma usual, el procedimiento que se utiliza en el diseo de cualquier automatismo
de carcter combinacional comienza por la determinacin de su tabla de verdad
correspondiente; es decir, mediante el establecimiento de los valores que deber
adoptar la salida para cada combinacin de sus entradas. Posteriormente existen dos
posibilidades en cuanto la implementacin del automatismo resultante.

a) Seleccionar desde la tabla de verdad las filas donde exista un 1 lgico
y construir una funcin lgica donde en cada trmino intervendrn las
distintas combinaciones de entradas en forma de suma de productos. Esta
expresin recibe el nombre de funcin minterm.
b) Seleccionar desde la tabla de verdad las filas donde exista un 0, se
procede a invertir las variables y despus se expresan en forma de
productos de sumas. Esta expresin recibe el nombre de maxterm.

Cualquiera de los dos procedimientos da como resultado una expresin lgica
equivalente. La nica diferencia se encuentra en el numero de dispositivos lgicos a
utilizar para realizar su implementacin. Obviamente el objetivo del diseador ser
encontrar la expresin minimizada de la funcin lgica.

Ejemplo:

Considrese la tabla de verdad de la tabla 2.

Aplicando el primer el primer procedimiento en la forma minterm, seleccionaremos las
filas N2 y N8 donde existe un 1 lgico de salida.

Entradas Salidas
c b a Y
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1


La expresin queda con dos terminos suma de productos de la forma:


Su implementacin mediante esquema elctrico se muestra en la figura:



Considrese ahora, la tabla donde se observa que nicamente existen dos filas N5 y 8
con 0 lgico en la salida.

Entradas Salidas
c b a Y
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 0

Puede observarse que en este caso la expresin en forma de minterm dispone de muchos
trminos. Este caso parece mas conveniente realizar la funcin lgica a partir de su
expresin en forma de maxterm. La expresin resultante quedara:



El esquema lgico resultante se muestra en la figura:



2.4.3. Mapas de Karnaugh

Los denominados Mapas de Karnaugh es uno de los procedimientos mas usuales para la
simplificacin de circuitos lgicos. Su utilizacin resulta adecuada para sistemas de 3,
4, y 5 variables. Cuando el numero de estas excede estos valores, su resolucin resulta
ser engorrosa y deben buscarse otros mtodos basados en clculos por ordenador. Sin
embargo su utilidad resulta adecuada para la implementacin de automatismos y
circuitos lgicos relativamente sencillos.

Para la descripcin de este mtodo utilizaremos la tabla. El procedimiento de
simplificacin debe seguir los siguientes pasos.

1. En primer lugar se procede al desarrollo de los minterm de la expresin
booleana a partir de la tabla de verdad realizada.
2. El segundo paso consiste en colocar un 1 en la casilla del mapa de Karnaugh
coincidiendo con las mismas combinaciones de las variables de entrada
observadas en la tabla de verdad.
3. El tercer paso consiste en agrupar las casillas adyacentes que tengan un 1, en
grupos potencias de 2, es decir grupos de 1,2,4 y 8, Las casillas adyacentes
son aquellas en las que, de una a la otra, solamente una variable cambia de valor.
4. En el cuarto paso se procede a eliminar las variables. La forma de eliminarlas es
colocar todos los grupos en forma de columna. Despus se eliminaran de dicha
columna las variables que cambien de valor. Las variables que permanezcan
inalteradas pasaran a formar un termino de una expresin minterm minimizada.


Ejemplo para 3 variables:

Entradas Salidas
a b c Y
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1

Si obtenemos directamente la funcin lgica de suma de productos, a partir de la tabla
de verdad tenemos:


La expresin as obtenida posee cinco trminos.

Procediendo a su simplificacin mediante el mtodo de Karnaugh, formamos la
correspondiente tabla de 3 variables. Obsrvese el modo de disposicin de las variables
en el contorno de la tabla, de manera que de una casilla a la siguiente debe haber un
cambio en una de las variables.

Agrupando en grupos de potencias de 2.

Ahora procedemos a colocar en columna todos los trminos de cada agrupamiento.

El de cuatro:





Como puede observarse, nicamente permanece sin cambiar de valor la variable c, por
lo tanto esta variable pasa como termino a la funcin simplificada, eliminandose las
otras dos variables.

Ahora el grupo de dos:


En este grupo permanecen sin cambios a.b, por lo tanto se elimina la variable que
cambia (c), finalmente pasan a formar parte de la funcin simplificada de suma de
productos, dicha funcin es:

Puede observarse la notable simplificacin si se compara con la funcin directamente
obtenida de la tabla de verdad original.

2.4.3.1. tablas de Karnaugh de cuatro variables

Consideremos ahora una tabla de verdad de cuatro variables. Para operar sobre dicha
tabla, tomaremos como ejemplo la Tabla.

La funcin lgica correspondiente sin minimizar es:

Entradas Salidas
a b c d y
0 0 0 0 0
0 0 0 1 1
0 0 1 0 0
0 0 1 1 1
0 1 0 0 0
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 0
1 0 0 1 1
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 0
1 1 1 1 1

La tabla de Karnaugh correspondiente:

La funcin resultante minimizada es

Al proceder a la agrupacin de las casillas adyacentes de unos, debe observarse
cuidadosamente la naturaleza adyacente de las casillas situadas en los extremos
superior, inferior y los dos laterales. A este respecto ha de considerarse que la tabla se
cierra de forma cilndrica por los extremos, de tal manera que sus casillas superior e
inferior, y lateral derecha e izquierda son adyacentes respectivamente.

En la figura se muestran algunos agrupamientos de casillas aparentemente distanciadas
en la tabla, pero de carcter adyacente.

2.4.4. Mtodo de Karnaugh mediante expresiones maxterm

El procediendo de simplificacin mediante expresiones maxterm, cambia ligeramente
del visto anteriormente en la utilizacin de expresiones minterm.

El procedimiento es como sigue:

1. Se escribe la expresin maxterm a partir de la tabla de verdad correspondiente.
Recurdese de invertir las variables en la expresin respecto de las que aparecen
en las filas con cero a la salida de la tabla de verdad.
2. Colocar un 1 en la tabla de Karnaugh en cada casilla correspondiente aun
termino maxterm, es decir a cada grupo de variables unidas por el operador OR.
Obsrvese que cada fila de la tabla de verdad con un 0 a la salida se
corresponde con una casilla de la tabla de Karnaugh con un 1.
3. Rodear grficamente los grupos de casillas adyacentes de 1 de la misma
manera que en el minterm es decir grupos de 1,2,4,8,
4. Representar cada grupo y eliminar de estos las variables que aparecen ella
misma y su complementaria. Es decir, las variables que cambien en las
columnas de grupo.
5. Unir los terminos resultantes simplificados mediante operadores AND.

Ejemplo:

Partiendo de la tabla, obtngase la expresin maxterm de la misma.

La expresin de la funcin maxterm sin simplificar es:

Obsrvese la disposicin de la variables en los laterales izquierdo y superior de la tabla
de Karnaugh para la simplificacin del maxterm.

Los grupos de casillas adyacentes que se forman son:

El primer grupo:

Eliminamos la variable a.

El segundo grupo:

Eliminamos la b, que se presenta con su complemento.

La expresin simplificada resultante despus de proceder a la eliminacin de variables
y unir los trminos mediante el operador AND es:

El lector puede comparar el resultado con el obtenido anteriormente al simplificar la
misma tabla de verdad mediante el mtodo de expresin minterm.

En general, al proceder al diseo de un automatismo sencillo, conviene comprobar la
simplificacin mediante los dos mtodos y aplicar aquel cuya implementacin resulte
mas economica.

2.4.4.1. Trminos No Importan en las tablas de Karnaugh

Se denominan trminos no importan a aquellos que se derivan de combinaciones de
las variables de entrada que no van a producirse nunca o que el sistema combinacional
no es receptivo a dicha combinacin.

Los trminos no importan, se escribirn en la casilla correspondiente mediante una X,
y pueden formar un grupo de trminos con algun 1 o grupo de estos, de tal forma que,
en aras de la simplificacin, el valor de la X se tomara como 0 1 a conveniencia.

2.4.5. Ejemplos de automatismos combinacionales

Ejercicio N1

Cuatro responsables de una Sociedad (A,B,C y D) disponen de acceso a una caja fuerte.
Cada uno de ellos, dispone de una llave diferente (a,b,c, y d) y esta acordado que:

A no puede abrir la caja fuerte a menos que uno de los responsables B o C este
presente.
B, C y D no pueden abrir la caja fuerte a menos que dos de los otros
responsables estn presentes.

Obtener la funcin lgica minimizada minimizada de apertura de la caja fuerte.

La tabla de verdad correspondiente es:

Entradas Salidas
a b c d y
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 0
1 0 0 1 0
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1


La tabla de Karnaugh resultante es:

La funcin minterm minimizada es:

Se deja al lector que obtenga la expresin maxterm del anterior ejercicio.

Ejercicio N2

En una cadena de envasado de dispone de dos cilindros neumticos CN1 y CN2 para el
desvi de las botellas defectuosas a las cintas transportadoras adecuadas para, segn el
caso, su posible reutilizacin o envo a desecho.

Los defectos que han de detectarse son: falta de llenado L, falta de taponado T, falta de
precintado P y falta de etiquetado E. la deteccin se realiza mediante una batera de
clulas fotoelctricas (figura) de forma que cuando el haz respectivo del emisor incida
sobre el receptor se colocara a uno lgico, indicando falta de llenado, taponado,
precintado o etiquetado respectivamente.

El cilindro neumtico CN1 deber activarse en una primera seleccin, cuando
cualquiera de los defectos pueda aparecer.

El cilindro neumtico CN2 deber activarse, cuando la botella desviada previamente por
CN1 sea en buena lgica, recuperable, siendo reintroducida al circuito de encasado
(C3).

Obtngase las funciones lgicas de activacin de lo cilindros, e utilcese si fuere
necesario algn captador adicional para la mejora del funcionamiento del sistema.



2.5. Automatismos Secuenciales

Si la salida del automatismo, en un instante determinado, depende de la secuencia de
valores de las variables de entrada de instantes anteriores, entonces estamos en el caso
general descrito por las dos ecuaciones lgicas de actualizacin de las salidas y del
estado interno descritas anteriormente. En este caso, el sistema deber ser analizado
segn lgica secuencial.

Los sistemas de esta naturaleza han de disponer de la capacidad de memorizar y
almacenar la secuencia de entradas en forma de estado interno.

Un sistema secuencial, reacciona ante secuencias de estados de entrada de una manera
determinada, a un sistema de este tipo se le denomina Autmata Finito, ya que posee un
numero finito de estados internos.

Un sistema secuencial, posee:

Un conjunto finito de E de 2
n
estados de entrada, donde la variable n representa
el numero de variables de entrada al sistema, e
1
, e
2
, , e
n
.
Un conjunto finito de Q de 2
m
estados internos siendo m el numero de estados
internos q
1
, q
2
, , q
m
.
Un conjunto finito S de 2
k
estados de salida, siendo k el numero de variables de
salida s
1
, s
2
, , s
k
.

Teniendo en cuenta la forma de obtencin de las variables de salida estos sistemas
reciben distintas denominaciones:

a) Autmata de Mealy:

Las salidas se obtienen mediante la combinacin de las variables de entrada y las
variables internas.

b) Autmata de Moore.

Las salidas se obtienen directamente de las variables de estado interno, o en cualquier
caso dependen nicamente de estas.


Por otra parte los circuitos secuenciales se clasifican en:

Asncronos
Sncronos

Los circuitos secuenciales asncronos son aquellos en los q las variables de entrada
actan sobre el estado interno del sistema en el mismo instante en el que pasan a un
determinado estado, o cambian de estado. Para sistemas de control de relativa sencillez
estos circuitos pueden ser adecuados, no as cuando existan problemas de fenmenos
aleatorios difcilmente controlables cuando cambia de estado ms de una variable de
entrada o de estado interno simultneamente.

En este ultimo caso resultan convenientes los circuitos secuenciales Sncronos, en los
que le nivel lgico o cambio de nivel lgico de las variables de entrada acta sobre su
estado solamente cuando se produce un flanco de una seal de reloj.

La implementacin sncrona es conveniente utilizarla, cuando por ejemplo el
dispositivo lgico de control va ser implementado mediante una tarjeta controladora,
donde la existencia de circuitos integrados de diversas caractersticas tecnolgicas hacen
prever la aparicin de problemas de sincronismo en el funcionamiento de stos, debidos
a las distintas velocidades d conmutacin presentes. La idea consiste en ajustar la
frecuencia de reloj del sistema a la velocidad del dispositivo elemental ms lento.


2.5.1. Diseo de automatismos secuenciales mediante la Tabla de Fases

Seguidamente vamos a introducirle mtodo de la Tabla de Fases para el diseo de un
sistema automtico secuencial. Para ello, y con objeto de ofrecer la claridad que
proporciona una aplicacin prctica, lo haremos a travs de un ejemplo determinado.

El sistema en cuestin se trata de dispositivo de arranque y parada de un motor.

Las especificaciones de diseo que se desean son las siguientes:

a) El motor debe accionarse mediante la activacin de un pulsador A.
b) El motor debe pararse mediante la activacin de un pulsador B.
c) La Pulsacin reiterada de A o B en la situacin de marcha o paro
respectivamente, no deber variar para nada el funcionamiento del sistema.
d) Se considerar que no existe posibilidad de activacin simultanea de ambos
pulsadores.

1 Operacin de diseo:

Construccin de la tabla de fases, la cual debe poseer 2
n
columnas, siendo n el numero
total de entradas al sistema, adems una columna por cada una de las salidas de que
disponga el sistema.

Para nuestro caso:
Entradas: A y B n = 2
Salidas: L

2 Fase de Diseo

Se establece los estados necesarios que se requieren en el sistema teniendo en cuenta
que estos vienen constituidos por combinaciones de entradas que tienen como
consecuencia la activacin de un valor diferente de la salida.

Los diferentes estados encontrados se van colocando y numerando en la casilla
correspondiente a la combinacin de entradas que se considera, y colocando el
respectivo valor de la variable de salida en la columna correspondiente. El numero de
estado se anotar rodendolo de un circulo, con objeto de resaltar dicho carcter.


3 Fase de Diseo:

Se colocaran las transiciones entre estados y su ubicacin ser en le cruce de la fila del
estado origen con la columna del estado destino; y la numeracin a colocar ser
idntica a la del estado destino.

Adems, se colocar un guin en aquellas transiciones que bien por imposibilidad
fsica de que ocurran o por especificaciones de diseo no vayan a producirse.

Se proceder a la operacin de fusionar las filas de dos a dos, siguiendo el criterio de
realizarlo con aquellas que sean fusionables; esto es:

a) Bien porque tengan todos los estados y transiciones idnticos.
b) Bien por que contengan guiones que actuarn, en ausencia de igualdad
estricta, como elementos no importa.

Para hallar el numero mnimo necesario de variables internas se procede a reducir l
atabla de fases, de modo que cada lnea de la nueva tabla corresponda a una
combinacin diferente de las variables internas.

Reglas de reduccin:

Dos lneas de la tabla de fases son reducibles si en ambas lneas, y las mismas
columnas, aparecen los mismos nmeros, indicando que las transiciones van a dar lugar
un mismo estado a partir de cualquiera de las dos lneas; bien si en alguna de las dos
lneas, o en las dos, aparecen guiones.

La reduccin de la tabla de fases permite determinar el nmero mnimo de variables
internas necesarias.

El numero mnimo de variables interna es n tal que:

2
n-1
<N<2
n


Siendo N el numero de lneas de la tabla de fusin.






En nuestro ejemplo, N =2 n = 1, en consecuencia solamente una variable interna se
hace necesaria para la sntesis de nuestro pequeo automatismo. Esta variable interna se
aade a la tabla

4 Fase de diseo:

En esta fase se procede a determinar los valores de la columna de actualizacin de
estado Q
T+AT
, a partir de la tabla de fases determinada en la fase anterior.

La columna de actualizacin de estado se formara, colocando los mismos valores en Q
T

en las filas de los estados, y cambiando en las filas de las transiciones.

Finalmente, se procede por Karnaugh a la obtencin de las funciones lgicas de la salida
S
T
y de actualizacin del estado interno Q
T+AT
respectivamente.

De forma que Q
T+AT
= a + q.b

La expresin de la salida S
T
se obtiene: S
T
= q


2.6. Representacin de los Automatismos

Distintos organismos de estandarizacin han dedicado sus esfuerzos a establecer normas
de representacin de los sistemas elctricos y electrnicos y por ello los automatismos
implementados mediante esta tecnologa.

Algunos de estos, IEC (Internacional Electrotechnical Comisin), NEMA (Nacional
Electrical Manufactures Association) en los EE.UU., DIN (Deutsche Institut fur
Normun) en Alemania, han establecido normas que cubren los aspectos normativos de
representacin tecnolgica de los automatismos.

La IEC ( Comisin Electrotecnica Internacional: CEI) es junto con la ISO (Internacional
Standard Organization), el sistema de estandarizacin no gubernamental mas importante
a escala mundial y que se ocupa especficamente de las reas de electrnica y
electricidad. No obstante, pese a los esfuerzos de normalizacin, aun persisten normas
especficas de representacin de pases por su carcter pionero en la introduccin de la
tecnologa. Un ejemplo de estos, son las normas de representacin NEMA, que
persisten en las normas de representacin de los automatismos en los modernos
Autmatas Programables Industriales.

Toda funcin lgica puede ser representada grafica y simblicamente dependiendo de
la tecnologa utilizada en su implementacin. Dejando para un tema la posterior la
representacin simblica nemotcnica propia de la lgica programable, la
representacin grafica de la lgica cableada utiliza es tecnologa elctrica, o bien la
representacin puede hacerse a travs de diagramas de funciones lgicas, si lo que se
utiliza es la tecnologa electrnica, de puertas lgicas.


2.6.1. Lgica de contactos

Se trata de la representacin grafica d esquemas de automatismos elctricos, en los
cuales el elemento fundamental es el interruptor electromagntico denominado rel,
junto con pulsadores, interruptores y contactores cuya representacin normalizada se
muestra en la figura.

Este mtodo de representacin ha tenido profusa difusin entre los automaticistas
elctricos en la poca inmediata anterior, donde los dispositivos de control automtico
han estado basados en armarios de rels.

Este tipo de representacin grafica se sigue manteniendo ampliamente por los
fabricantes de dispositivos basados en lgica programada, procurando de esta manera
salvar el inconveniente de tener que formar a personal no expresante informtico en
lenguajes evolucionados de alto nivel. Por ello pasamos pasamos a mostrar los
elementos fundamentales de la lgica de contactos y la representacin mediante el
cuadro de la figura.








2.6.1.1. Elementos de entrada

Los elementos de entrada pueden ser pulsadores, interruptores, captadores tales como
finales de carrera, detectores de proximidad, etc. Son los dispositivos fsicos mediante
los cuales, el automatismo realiza la observacin de las variables de entrada. Por tanto,
se debe asociar a dichos elementos las variables de entrada de cuya combinacin
resultara una funcin lgica que activara o no la salida correspondiente.

Las variables de entrada pueden ser clasificadas como:

Variable de entrada directa
Variable de entrada inversa

La variable de entrada directa, da un 1 lgico cuando es activada. Se representara pues
como una variable negada.

Segn donde se realice la observacin en el automatismo, las variables de entrada
pueden clasificarse como:

Variable de entrada pura
Variable de salida realimentada.

La variable de entrada pura proviene de acciones de mando del operador, o bien de la
lectura de los elementos de entrada. La variable de salida realimentada proviene de la
realimentacin de una variable de salida y posterior consideracin como variable de
entrada. Esto puede tener lugar en automatismos que deban ser tratados segn la
lgica secuencial, sncrona o asncrona.






2.6.2. Elementos de Salida

Los elementos de salida debern ser asociados a las variables de salida de las funciones
lgicas. Casi siempre vendrn implementados fsicamente por el crculo de mando de un
rele o de un contactor.

2.6.3. Asociacin de Elementos

Los diversos elementos, bien sea normalmente abiertos o normalmente cerrados, pueden
conectarse de forma asociada formando diversas funciones lgicas bien conocidas de la
electrnica digital.

2.6.4. Funcin Lgica O (+)

Se trata de la conexin en paralelo de diversos elementos de entrada.

2.6.5. Funcin Lgica Y(.)

Se trata de la conexin en serie de diversos elementos de entrada.

2.6.6. Funcin O lgica de Funciones Y

Corresponde a la conexin en paralelo de dos o ms ramas en serie.


2.6.7. Funcin Y lgica de funciones O

Corresponde a la conexin en serie de conjuntos de dos o mas ramas en paralelo.


A partir de las funciones bsicas enumeradas, se pueden establecer combinaciones entre
ellas de diversa complejidad.

2.6.8. Cdigos binarios

Los cdigos binarios son sistemas de numeracin que nicamente utilizan dos smbolos
(0,1) y por ello reciben la denominacin de sistemas de nmeros en base 2. Este
sistema se ha visto eficaz desde el momento que los mecanismos de su implementacin
real se basaban en los estados de saturacin o apagado
De un conjunto de transistores, que constituyen la base de funcionamiento de la
electrnica digital y por ello de los sistemas basados en microprocesador, tal como el
Autmata Programable Industrial.

Otros sistemas que se utilizan aunque en menor grado son el sistema octal, base ocho y
el sistema hexadecimal, base 16.

La forma de contar en binario se muestra en la tabla donde a la derecha se muestra el
nmero binario y en la columna de la izquierda se muestra el nmero decimal
equivalente. Obsrvese que, si limitamos el valor del numero binario al de su columna
correspondiente, su valor coincide con lo sucesivos valores resultantes de los valores
consecutivos de las potencias de 2. de ah su denominacin de sistema de base 2.

Cuenta
Decimal
Cuenta Binaria
2
4
2
3
2
2
2
1
2
0

0 0
1 1
2 1 0
3 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11



Veamos un ejemplo de cmo convertir un nmero binario fraccionario 1110.101 a su
decimal equivalente:

Potencias de 2 2
3
2
2
2
1
2
0
1/2
1
1/2
2
1/2
3

Valor de posicin 8 4 2 1 0.5 0.25 0.125
Binario 1 1 1 0 1 0 1
Decimal 8+ 4+ 2+ 0+ 0.5+ 0+ 0.125

La suma de la fila decimal resulta en el numero decimal equivalente 14.625.

Con prioridad al sistema binario natural aparecieron otros cdigos binarios especiales,
para realizar funciones especificas en equipos digitales. En los sistemas digitales se
utilizan los circuitos codificadores y decodificadores para pasar de un cdigo a otro.

Uno de los cdigos ms importantes es el decimal codificado en binario, BCD (binary-
coded-decimal), se trata de un sistema numrico decimal, pero cada una de sus cifras
pertenecientes a las unidades, decenas, etc., estn representadas por grupos de cuatro
bits en binario. Por ejemplo el nmero decimal 352, representado en BCD seria:

Decimal 3 5 2
BCD 0011 0101 0010


Otro cdigo utilizado es le cdigo Gray. El cdigo Gray no es un cdigo tipo BCD. En
este cdigo, cada aumento en la cuenta viene acompaado por un solo cambio en el
estado natural del bit. Vase la tabla:

Decimal Binario Cdigo Gray
0 0000 0000
1 0001 0001
2 0010 0011
3 0011 0010
4 0100 0110
5 0101 0111
6 0110 0101
7 0111 0100
8 1000 1100
9 1001 1101
10 1010 1111
11 1011 1110
12 1100 1010
13 1101 1011
14 1110 1001
15 1111 1000

2.7. Dispositivos funcionales para la automatizacin

Existe todo un conjunto de dispositivos tecnolgicos, electrnicos, elctricos
neumticos a disposicin de los diseadores de automatismos que realizan una serie de
operaciones a las que se recurre muy frecuentemente en el funcionamiento de los
automatismos. Estas funciones son la temporizacin, operaciones de cuenta, emisin de
pulsos de inicializacin y parada, registros de desplazamiento, memorizacin binaria,
etc. todos estos dispositivos suelen tener su equivalente en las distintas tecnologas
utilizadas en la automatizacion, con lo cual podemos por ejemplo, implementar
operaciones de temporizacin mediante dispositivos electrnicos, elctricos,
neumticos, hidrulicos, etc.

2.7.1. Dispositivos multivibradores

Existen distintas clases, con las siguientes denominaciones:

2.7.1.1. Multivibrador biestable.

Este es un dispositivo cuya salida puede permanecer en dos estados claramente
diferenciados de forma estable. Este tipo de dispositivos reciben numerosas
denominaciones, bsculas, memorias binarias, flip-flops. Poseen dos entradas
denominadas Set y Reset: de activacin y desactivacin respectivamente. La salida Q
adoptara un valor determinado siguiendo la tabla de verdad que se muestra en las
siguientes figuras:






2.7.1.2. Multivibrador monoestable.

La salida de este dispositivo, tras ser disparado, permanece durante un periodo de
tiempo determinado en una posicin, retornando al trmino de esta a su posicin
determinado en una posicin, retornando al trmino de esta a su posicin estable. De
esta manera, este dispositivo se puede utilizar para la emisin de pulsos de estado alto o
bajo, de duracin determinada.


2.7.1.3. Multivibrador estable.

Tambin reciben la denominacin de osciladores puesto que su salida no permanece
estable en ningn estado, emitiendo trenes de impulsos cuando estn activados. Suelen
utilizarse como excitadores de entradas de reloj, para el control de motores paso a paso,
contadores digitales, etc.




2.7.2. Dispositivos de temporizacin

Numerosas operaciones de las instalaciones industriales estn condicionadas por la
duracin de un determinado periodo de tiempo. Para la generacin de estos intervalos
de tiempo se utilizan los temporizadores. Fundamentalmente existen los temporizadores
al retardo y al inicio (o arranque) mostrados en la figura. El dispositivo en cuestin,
posee una seal de inicio donde es aplicada un flanco de subida de una variable
booleana. Igualmente posee una seal de salida cuyo estado lgico se sita de la
siguiente manera:

Si el temporizador es al retardo, despus de emitida la seal de inicio y transcurrido el
periodo de tiempo determinado, la seal de salida es colocada en estado lgico alto. Por
el contrario si el temporizador es al inicio, la salida permanece en estado lgico alto
durante el periodo de temporizacin ajustado.

2.7.3. Dispositivos contadores.

Son dispositivos que se utilizan para realizar operaciones de cuenta de tipo ascendente,
descendente o incluso ascendente/descendente. El valor de la cuenta se actualiza cada
vez que un flanco de subida se aplica en una determinada entrada de reloj (CLK). La
salida del dispositivo se sita en estado lgico alto cuando se alcanza el valor de cuenta
predefinida.

2.7.4. Dispositivos de desplazamiento

Su implementacin tecnolgica suele realizarse mediante la conexin en cascada de
diversos dispositivos biestables. Tambin denominados registros de desplazamiento,
funcionan desplazando un determinado valor lgico a derecha o izquierda de la cadena.
Entre algunas de sus aplicaciones, suelen utilizarse para indicar el paso de una
determinada pieza por el conjunto de una serie de estaciones de trabajo dispuestas en
serie.




2.7.5. Dispositivos generadores de impulso,

Estos dispositivos generan una seal de salida impulso directo o inverso, cuando se les
aplica una seal mantenida a su entrada. Un impulso es una accin de corta duracin
causada por el cambio de estado de una variable binaria. Las figuras describen los
conceptos de impulso directo e impulso inverso respectivamente.



Cuando se necesita emitir un impulso con un determinado retardo respecto de la seal
de entrada que lo ha de generar se utilizara el dispositivo de impulsin retardada, cuya
representacin grafica y notacin viene dada por la figura:






2.7.6. Dispositivos comparadores

Son dispositivos que emiten una seal de estado lgico alto a su salida, cuando se
cumple, la condicin establecida entre dos variables afectadas por los distintos
operadores relacionables <, >, =, >, s, =.


2.7.7. Detectores de flanco

Los detectores de flanco son dispositivos cuya salida cambia de estado cuando a su
entrada se detecta un flanco de subida o de bajada de una variable booleana.

El detector ED figura a detecta flancos de 0 1 y de 1 0. El detector EDN figura b,
detecta flancos negativos de 1 0 y el EDP figura c detecta flancos positivos de 01.




Resumen.

El algebra booleana es la herramienta adecuada para el anlisis y sntesis de los
automatismos sencillos de carcter combinacional y secuencial.

La tabla de verdad de un automatismo es el primer paso en el diseo de un automatismo
combinacional.

La tabla de Karnaugh, permite la simplificacin de las funciones lgicas booleanas, lo
cual permite una reduccin considerable de los costos de los automatismos
implementados mediante lgica cableada, y de una optimizacin en el uso de los
recursos disponibles en los automatismos implementados mediante lgica programada.

La tabla de fases se utiliza para el diseo de sistemas automatizados de carcter
secuencial, pero su utilidad para sistemas complejos es mas que cuestionable.