Estructura de Una Computadora

UNIVERSIDAD CEPROG 060909
LIC. EN INFORMATICA MANUEL ALAMILLA MORENO
UNIDA 1.ESTRUCTURA BASICA DE LAS COMPUTADORAS.

El elemento fsico, electrnico o hardware de un sistema bsico de proceso de datos se puede estructurar en tres partes claramente diferenciadas en cuanto a sus funciones: La unidad central de proceso, la memoria central y las unidades de entrada/salida o perifricos. La arquitectura bsica de una computadora (unidades funcionales) se completa con el bus del sistema y los controladores.
La unidad central de proceso, procesador central o CPU (Central Process Unit) constituye el componente ms importante de cualquier placa base. Las familias de procesadores ms extendidas en la actualidad son las Pentium de Intel o los AMD. La CPU gestiona cada paso en el proceso de los datos. Acta como el conductor de supervisin de los componentes de hardware del sistema. Est unida directa o indirectamente con todos los dems componentes de la placa principal (placa base o placa madre). Muchos grupos de componentes reciben instrucciones y son activados de forma directa desde la CPU.
El procesador est equipado con buses de direccionamiento, de datos y de control, que le permiten llevar acabo sus tareas. La configuracin y la capacidad del procesador son los factores que determinan el rendimiento general del ordenador personal. Un factor importante para determinar la prestacin de un procesador es su frecuencia de reloj o su velocidad de trabajo. MegaHercios (MHz). La unidad de control (UC) constituye el centro nervioso de la computadora, ya que desde ella se controlan y gobiernan todas las operaciones. La funcin de la UC es la bsqueda de las instrucciones en memoria, su interpretacin y la generacin, en los instantes adecuados, de las seales de control necesarias para ejecutar la operacin especificada por cada instruccin. En este proceso se pueden distinguir dos aspectos esenciales: el secuenciamiento y la interpretacin de las instrucciones. Para todo ello, la UC consta de los siguientes elementos: Contador de programa (CP) Contiene la direccin de memoria de la siguiente instruccin Al Inicio de un programa la direccin de su primera instruccin. Registro de instruccin (RI) Contiene la instruccin que se ejecuta en cada momento. Esta instruccin lleva el cdigo de operacin (CO) y en su caso Los operandos o las direcciones de memoria de los mismos. Decodificador (D) Reloj (R) Secuenciador (S)
Esta unidad es la encargada de realizar las operaciones elementales de tipo aritmtico (sumas, restas, productos y divisiones) y de tipo lgico (comparaciones, etc.). Para comunicarse con las otras unidades funcionales utiliza el denominado bus de datos y para realizar su funcin consta de los siguientes elementos:
El procesador, en trminos funcionales, es una caja negra que recibe como entrada instrucciones y datos, produciendo como salida nuevos datos. Los datos son elaborados en su interior de acuerdo a un algoritmo expresado mediante las instrucciones. El procesador, ejecutando las instrucciones secuencialmente, genera como resultado los nuevos datos de salida. En un microprocesador de propsito general, la tarea a realizar se especifica en un programa. Un programa consiste en una secuencia de instrucciones, codificadas (cdigo mquina) de acuerdo a un formato interpretable por el procesador.
La memoria central, principal o interna es la unidad donde estn almacenadas las instrucciones y los datos necesarios para poder realizar un determinado proceso. Est constituida por multitud de celdas o posiciones de memoria, numeradas de forma consecutiva, capaces de retener, mientras la computadora este conectada, la informacin depositada en ella. A la numeracin de las celdas se denomina direccin de memoria No se debe confundir los trminos celda o posicin de memoria con el de palabra de computadora, ya que esta ltima es la cantidad de informacin que puede introducirse o extraerse de la memoria central de una sola vez (simultneamente). El tamao habitual de la palabra de las computadoras actuales suele ser de 16, 32 o 64 bits.
La unidad de informacin mnima manejable por una computadora es el conjunto de 8 bits o byte. La capacidad de la memoria o cantidad mxima de informacin que es capaz de almacenar se mide en mltiplos de esta unidad: KiloByte = 1024 Bytes =2^10 B MegaByte = 1024 KBytes=2^10 KB GigaByte = 1024 Mbytes=2^10 MB TeraByte = 1024 Gbytes=2^10 GB
En una computadora personal a la memoria central se le suele denominar RAM (Random Access Memory). La capacidad real de la memoria central es reducida, pero se ha conseguido que, (funcionamiento) esta capacidad sea mucho mayor que la real. Prcticamente ilimitada, mediante lo que se denomina memoria virtual. El bus viene a ser algo as como el sistema de correo de una computadora. Asume todas las tareas relacionadas con la comunicacin que van dirigidas a la placa base, desde el envo de paquetes de datos hasta la puesta a punto, pasando por la devolucin de informacin cuando el receptor esta ausente o se retrasa. El bus es el elemento responsable de la correcta interaccin entre los diferentes componentes de la computadora. Es por tanto, su dispositivo central de comunicacin.
Un bus esta compuesto por conductos.
Los conductos especialmente destinados al transporte de datos reciben el nombre de buses de datos. Bus de direcciones establece el destino de los datos.
Bus del Sistema o Bus de Control. Su participacin es necesaria porque al bus se hallan conectados otros dispositivos, aparte de la CPU y la memoria.
Las instrucciones que la CPU es capaz de realizar se denominan instrucciones mquina. El lenguaje que se utiliza para su codificacin es el lenguaje mquina y, de acuerdo con su funcin, se clasifican bsicamente en los siguientes grupos: Instrucciones de clculo (aritmtico y lgico). Instrucciones de transferencia de datos. Instrucciones de ruptura de secuencia. Otros.
Para que un programa pueda ser ejecutado por una computadora, ste ha de estar almacenado en la memoria central. La unidad central de proceso tomara una a una sus instrucciones e ir realizando las tareas correspondientes. Se denomina ciclo de instruccin al conjunto de acciones llevadas a cabo en la realizacin de una instruccin.
Los circuitos electrnicos que forman las computadoras estn formados por componentes electrnicos como las puertas lgicas, multiplexores o decodificadores en chips de minsculo tamao. La arquitectura interna de las computadoras es de suma importancia desde el punto de vista electrnico y funcional. En una computadora se pueden distinguir tres grandes elementos fundamentales:

Unidad Central de Proceso (CPU), que dirige el funcionamiento del resto del sistema. La memoria central o principal, que es la encargada del almacenamiento de los datos que se manejan en el sistema. El bus del sistema, encargado de conducir los flujos de datos que se mueven en el sistema entre la CPU, memoria, perifricos, etc.
La ejecucin de un programa en una computadora no es ms que la organizacin y ejecucin a cargo del procesador de una serie ordenada de instrucciones con una serie de datos procedentes de memoria o de perifricos. Existen diversos tipos de instrucciones segn su nmero de operandos, la forma de direccionar estos o su duracin.
OPERACIONES FUNDAMENTALES EN COMPUTADORAS. EXISTEN DOS OPERACIONES FUNDAMENTALES EN UNA COMPUTADORA.

1. Operaciones lgicas: en esta definicin las operaciones lgicas son
funciones como comparar, ordenar, seleccionar o copiar datos, numricos o no. La computadora realiza las operaciones automticamente, sin el control directo del usuario, puesto que ste control lo realiza el programa previamente almacenado. Lo que diferencia las computadoras de las simples calculadoras es, en primer lugar, su operacin autnoma (gracias a la programacin previa), y en segundo lugar, la realizacin de operaciones lgicas (adems de las aritmticas). 2. Operaciones aritmticas: Operaciones aritmticas de nmeros enteros (adicin, sustraccin, y a veces multiplicacin y divisin, aunque esto es ms costoso) Operaciones lgicas de bits (AND, NOT, OR, XOR) Operaciones de desplazamiento de bits (Desplazan o rotan una palabra en un nmero especfico de bits hacia la izquierda o la derecha, con o sin extensin de signo. Las entradas a la ALU son los datos en los que se harn las operaciones y un cdigo desde la unidad de control indicando qu operacin realizar. Su salida es el resultado del cmputo de la operacin. Generalmente se llama ALU al circuito que realiza operaciones aritmticas en formatos de nmero entero, mientras que los circuitos que calculan en formatos ms complejos como punto flotante, nmeros complejos, etc., reciben un nombre diferente.
LA REPRESENTACIN INTERNA DE LOS DATOS La computadora requiere de una informacin como base, materia prima para que desarrolle su funcin, esto es tratamiento y elaboracin de la informacin. Para que nuestros pensamientos transmitidos mediante los signos o sonidos sean comprendidos por las personas de nuestro entorno, debemos establecer una convencin. Por ejemplo, la palabra "casa" se compone de cuatro signos c - a - s - a, que tiene unos determinados sonidos en su pronunciacin y cuyo significado es el lugar para albergar al hombre. Smbolos de la computadora En las computadoras nos encontramos con la necesidad de trasformar o codificar la informacin de entrada para que sta sea manejable para la computadora. Esta informacin se da a la computadora mediante palabras comprensibles al hombre, digitadas en un teclado, rgano de entrada de datos a la computadora. Actualmente, se est experimentando con computadoras que acepten rdenes o informaciones dadas de viva voz. Sea cual sea el sistema que se emplee para suministrar la informacin a la computadora, sta debe codificar en su interior los signos de forma manejable para sus circuitos. Representacin interna de los datos: el sistema binario La creacin de este sistema de numeracin se debe al famoso matemtico escocs John Napier (1550 - 1617), quien utiliz el concepto de base dos antes del descubrimiento de la electricidad. Usaba un mtodo de clculo basado en un tablero de ajedrez. Si bien no emple la notacin binaria para escribir los nmeros, utiliz un tablero como el que se ilustra para expresar los nmeros en base dos.
65 en notacin binaria: 01000001 20 en notacin binaria: 00010100 137 en notacin binaria: 10001001 160 en notacin binaria: 10100000
REPRESENTACION DE PUNTO FIJO Y FLOTANTE La arquitectura de Punto Fijo fue introducida a comienzos de la dcada del 80, y est basada en una representacin que contiene una cantidad fija de dgitos despus del punto decimal. Al no requerir de Unidad de Punto Flotante (FPU), la mayora de los chips DSP de bajo costo utilizan esta arquitectura, aunque en determinados casos esta alternativa ofrece tambin mejor performance o mayor exactitud. Los bits a la izquierda del punto decimal se denominan bits de magnitud y representan valores enteros, en cambio los bits a la derecha del punto decimal representan valores fraccionales (potencias inversas de 2). Es decir que el primer bit fraccional es , el segundo es , el tercero es 1/8, etc. Podemos calcular la representacin en punto fijo de un nmero dado de la siguiente manera:
Para representar los nmeros positivos y
Para representar los negativos, donde m son los bits de magnitud y f son los bits fraccionales. Por lo tanto, de acuerdo a esta frmula, si disponemos de 16 bits en total y utilizamos 11 bits para representar los enteros (m) y los restantes 5 bits para los fraccionales (f), encontramos que el mximo nmero positivo representable es 1023,96875. En cambio, si asignamos m =12 y f =4, el mayor nmero positivo que podremos representar es 2047,9375 y si m=13 y f=3 este nmero resulta ser 4095,875.
Vemos entonces que la arquitectura de punto fijo nos permite representar magnitudes mayores slo a costa de reducir la precisin despus del punto decimal. La prdida de precisin en los sistemas de punto fijo se produce tpicamente en operaciones matemticas en las que el resultado tiende a ser de mayor orden que los operandos.
0 O 0 O 0 0 P 0 0 V E 1 E 0 R 0 F 0 0 R 0 L 0 1 1 0 1 1 0 1 0 0 0 0 1 1 0 1 1 0 0 1 0 1 A N D O A O P E R A N D 0 0 1 1 1 1 0 0 1 1 1 0 0 1 0 0 0 1 1 1 1 0 O W R E S U L T A D O V A L I D O D E S C 1 O 1 A 1 R 0 0 1 B 0 1 T E
Esto ocurre por ejemplo en la multiplicacin, en la que el producto requiere ms bits que los factores: si multiplicamos dos nmeros de punto fijo entre s (ambos con m bits de magnitud y f bits de fraccin), el resultado puede requerir hasta 2m bits para representar los enteros y 2f bits para los fraccionales. Tpicamente los procesadores de punto fijo toman los bits del medio como vlidos y desprecian el resto, por lo tanto se pierden los f bits menos significativos (considerados una prdida razonable y los m bits ms significativos (que deberan valer cero, en caso de que no lo fueran se considera que el resultado es invlido y no puede ser representado en este sistema (condicin de overflow). La arquitectura de Punto Flotante es ms moderna y resulta suficientemente exacta y rpida para la mayora de las aplicaciones. Es muy frecuentemente utilizada para lograr una buena aproximacin del nmero que se desea representar, pero a menudo requiere de un redondeo, debido a su limitada precisin. Su representacin involucra un nmero entero (la mantisa) multiplicado por una base (en nuestro caso la base siempre es 2) elevado a un exponente, de tal forma que cualquier nmero de punto flotante a puede ser representado como:
Es posible especificar cuntos dgitos de precisin se requieren, asignando un valor al parmetro p. La gran ventaja de esta arquitectura reside en que permite la representacin de un rango de magnitudes mucho ms amplio que el de la arquitectura de punto fijo. De acuerdo a la cantidad de bits utilizados para almacenar un determinado nmero de punto flotante, decimos que ste es de precisin simple (32 bits) o precisin doble (64 bits). En el caso de precisin simple, tpicamente se le asignan a la mantisa los 23 bits menos significativos (bit 0 a bit 22), luego el exponente ocupa los siguientes 8 bits (bit 23 a bit 30) y el bit 31 est destinado a indicar el signo (0 = positivo, 1= negativo). Existen implementaciones de software que emplean hasta 128 bits de punto flotante.
CODIGOS NUMERICOS Cdigo BCD. (Binario Codificado en Decimal): La conversin con el sistema decimal se realiza directamente, en grupos de cuatro bits por cada dgito decimal con ponderacin 8421. Este cdigo tiene aplicacin en visualizadores (displays) hechos con diodos led o LCD, los cuales poseen previamente convertidores que transforman el grupo de cuatro bits BCD en otro especial, llamado 7 segmentos. Por ejemplo, para transformar el nmero decimal 7890510 en cdigo BCD se toman los equivalentes en grupos de cuatro bits cada uno; ver tabla 1.6: 7 0111 8 1000 9 1001 0 0000 510 0101BCD Resp: 7890510 = 0111 1000 1001 0000 0101BCD
Para realizar la equivalencia del BCD con el sistema binario se debe tomar la precaucin de realizar primero la transformacin decimal y posteriormente la conversin al BCD. Ejemplo: Transformar en BCD los siguientes nmeros: a) 10111011111112; b) 5F3C,B16 Solucin (a): 10111011111112 = 601510 = 0110 0000 0001 0101BCD Solucin (b): 5F3C,B16 = 24380,687510 = 0010 0100 0011 1000 0000, 0110 1000 0111 0101BCD SUMA EN BCD. La suma en BCD puede dar como resultado un nmero no perteneciente al cdigo. Por ejemplo, al sumar los nmeros BCD 1000 + 0001 el resultado es 1001, este nmero tambin pertenece al cdigo; sin embargo, cuando se suman 0111 +1000 el resultado es 1111, este nmero no pertenece al cdigo BCD y su valor equivalente es quince unidades. Cuando suceden estos casos es necesario sumar un factor de correccin que depende del rango donde se encuentre el resultado de la suma. La tabla 1.7 muestra los valores del factor de correccin con su respectivo rango. Para el rango binario desde diez (10102) hasta diecinueve (100112) el factor de correccin es
seis 01102; este factor se duplica en forma proporcional del mismo modo que aumenta la decena en el resultado. Por lo que se debe aplicar la frmula donde n es igual al valor binario de la decena del resultado. El factor de correccin se debe aplicar siempre y cuando el resultado de la suma sea mayor o igual a diez. Del mismo modo, la suma debe realizarse en binario. Factor correccin Binario (Fc)2 0110 1100 10010 11000 . . . Fc = n2x(0110)2 (10 ~ 19) (20 ~ 29) (30 ~ 39) (40 ~ 49) . . . (n0 ~ n9) de Valor rango decimal de Valor decimal de Factor la decena (n) correccin Decimal (Fc)10 de
1 2 3 4 . . . n
6 12 18 24 . . . Fc = nx6
Tabla 1.7. Factores de correccin para la suma BCD. Ejemplo. Dado los nmeros p, q, r en cdigo BCD, sumar: a) p + q + r, b) q + r, c) p + q y obtener el resultado tambin en BCD. p = 1000 0110 0010 0000 1001BCD; q = 0100 1001 1001 0011 0111BCD r = 0111 1001 1000 0110 0010 0011 1001BCD Solucin (a): Los resultados que superen el 1001 hay que sumarle el factor de correccin segn la tabla 1.7 y llevar el acarreo correspondiente.
Solucin (b): Los resultados que superen el 1001 hay que sumarle el factor de correccin segn la tabla 1.7 y llevar el acarreo correspondiente.
Solucin (c): Los resultados que superen el 1001 hay que sumarle el factor de correccin segn la tabla 1.7 y llevar el acarreo correspondiente.
CDIGO EXCESO 3. Es un cdigo igual al BCD, sin embargo se deben aadir tres unidades a este para transformarlo en exceso 3.
CDIGO AIKEN O 2421. La ponderacin de este cdigo es diferente al BCD, para hallar su peso se debe tomar tambin grupos de cuatro bits, considerando los valores 2421, por dgito decimal. Este cdigo se conoce como auto complementado a uno porque sus diez valores, en la tabla 1.6; se pueden formar, complementando, a partir de los primeros cinco dgitos. CDIGO 5421. La ponderacin de este cdigo es diferente al BCD, para hallar su peso se debe tomar tambin grupos de cuatro bits, considerando los valores 5421, por dgito decimal. Este cdigo se forma repitiendo los cinco primeros valores de la tabla 1.6, de modo tal, que cambia solo el bit ms significativo de cero a uno. CDIGO BIQUINARIO. Necesita siete bits para formarse; siempre hay dos bits en nivel alto (uno) y los restantes cinco deben estar en nivel bajo (cero). El primer bit del cdigo, en uno, se usa para indicar si el dgito se encuentra comprendido entre 5 y 9; el segundo bit del cdigo, en uno, seala que se encuentra en el rango de 0 a 4. La desventaja de este cdigo es la cantidad de bits que se deben utilizar para transmitir informacin, siete por cada dgito. Sin embargo, tiene la ventaja de poder realizar fciles algoritmos para el chequeo de errores de transmisin; solamente se debe detectar que hayan dos bits, en nivel uno, por cada dato. Uno de estos se debe encontrar entre los primeros dos bits y el otro en los cinco restantes que forman el dgito. CDIGO DOS DE CINCO. Este cdigo es similar al Biquinario, pero requiere de cinco bits para el correcto funcionamiento. Dos bits deben estar en nivel alto y los otros tres en cero.
CDIGO GRAY. Este cdigo cclico no posee una relacin directa con la ponderacin de los dgitos del sistema decimal. Se forma cambiando el bit menos significativo de manera continua y consecutiva. Solamente cambia un bit, y ste, debe ser el menos significativo; de manera que no se repita con alguna combinacin anterior. Tambin se puede formar obteniendo las primeras ocho combinaciones con tres bits y luego, desde la 8va combinacin hay que repetir simtricamente los valores, cambiando solamente el bit ms significativo de cero a uno. Por ejemplo, la 8va posicin es 0100 y a continuacin viene la 9na 1100; del mismo modo, la 7ma 0101 es simtrica con la 11va 1101. El cdigo Gray tiene aplicaciones en contactos de escobillas de motores, sistemas donde solo se necesite cambiar un bit de estado cclicamente. La ventaja del cdigo Gray radica en que la probabilidad de ocurrir menos errores y problemas de transicin aumenta a medida que cambian mas bits de estado simultneamente. El cambio consecutivo del cdigo BCD desde 0111 a 1000 puede producir transiciones intermedias que originan el 1111 antes de estabilizarse en 1000. Sin embargo, el cdigo Gray pasar desde 0111 a 0101 cambiando solamente un bit y por lo tanto, con menos posibilidad de cometer errores. CDIGOS ALFANUMRICOS. Estos cdigos son interpretados por el computador como caracteres e indistintamente pueden representar smbolos numricos, smbolos de control y letras. Las computadoras se comunican mediante estos cdigos y los ms utilizados son el cdigo ASCII y el UNICODE. CDIGO ASCII. ASCII: American Standard Code Interchange Information. Cada caracter alfanumrico esta formado por una cadena de siete bits. Este cdigo representa 128 smbolos diferentes entre dgitos, letras e instrucciones de control del computador. La tabla 1.xx muestra los smbolos con su respectivo valor hexadecimal. Por ejemplo, para codificar la palabra UNEXPO se procede de la siguiente forma:
1010101 1001110 1000101 1011000 1010000 1001111 U N E X P O
55H 4EH 45H 58H 50H 4FH
Tabla 1.8. Cdigo ASCII. B6B5B4 BIN 000 B3B2B1B0 HEX 0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 0 1 2 3 4 5 6 7 8 9 A NUL SOH STX ETX EOT ENQ ACK BEL BS HT LF 001 1 DLE DC1 DC2 DC3 DC4 NAK SYN ETB CAN EM SUB 010 2 SP ! " # $ % & ' ( ) * 011 3 0 1 2 3 4 5 6 7 8 9 : 100 4 @ A B C D E F G H I J 101 5 P Q R S T U V W X Y Z 110 6 ` a b c d e f g h i j 111 7 p q r s t u v w x y z
1011 1100 1101 1110 1111
B C D E F
VT FF CR SO SI
ESC FS GS RS US
+ , . /
; < = > ?
K L M N O
[ \ ] ^ _
k l m n o
{ | } ~ DEL
UNICODE. Es un cdigo universal actualizado de propsito general, sirve para representar todos los smbolos utilizados en los alfabetos internacionales. Es una nueva norma de cdigos alfanumricos de 16 bits. Los smbolos se representan con cuatro dgitos hexadecimales como se muestra en la tabla 1.9. El cdigo ASCII es un subconjunto de ste y est representado desde 000016 hasta 007F16. En la figura 1.4 se observa la distribucin del cdigo en cuatro zonas que van desde 000016 hasta FFFF16. La zona A comprende los cdigos para alfabetos, slabas, y smbolos. En la zona I estn los cdigos ideogrficos como lo son los alfabetos Chinos y Japoneses. La zona O no es utilizada actualmente, sin embargo, est reservada para futuros ideogramas. La zona R es de uso restringido. Se subdivide en rea de uso privado, rea de compatibilidad y Cdigos especiales. FFFE y FFFF no son cdigos de carcter y se excluyen especficamente del UNICODE. El rea de uso privado est a disposicin de quienes necesiten caracteres especiales para sus programas de aplicacin; por ejemplo, los iconos empleados en los mens podran especificarse por medio de cdigos de carcter en esta rea. La zona de compatibilidad tiene caracteres correlacionados con otras reas del espacio global de cdigo. La transmisin serial de un carcter UNICODE se realiza con dos bytes (byte 0 y byte 1). Primero se enva la palabra de control FFFE o FEFF indicando cual de los dos bytes es el ms significativo; Por ejemplo, al enviar los smbolos FFFE, 4100, 4E00, 4700, 4500, 4C00 indica que se debe cambiar el orden de los bytes, esto es: 0041, 004E, 0047, 0045, 004C que se codifica como 'ANGEL' en la tabla 1.9.
Sin embargo, en caso de haber enviado la palabra de control FEFF indicaba que el orden de los bytes era el mismo. Lo que no corresponda con los cdigos ASCII del UNICODE.
Estos ordenamientos en los bytes del UNICODE guardan relacin con los formatos de datos para comunicacin de computadoras Litle-Endian o Big-Endian. Figura 1.4. Distribucin del cdigo UNICODE.
Ejemplo 1.24. Indicar si es posible decodificar las siguientes palabras dadas en UNICODE. a.
b.
FFFE, 4300, A200, 6400, 6900, 6700, 6F00 FEFF, 0055, 004E, 0045, 0058, 0050, 004F
Solucin (a): El orden de los bytes debe ser invertido; 0043, 00A2, 0064, 0069, 0067, 006F que corresponde con la palabra 'Cdigo'. Solucin (b): El orden de los bytes es el correcto 0055, 004E, 0045, 0058, 0050, 004F que corresponde con la palabra 'UNEXPO'.
Tabla 1.9. Primeros 256 Smbolos UNICODE.
HEX 000 001 002 003 004 005 006 007 008 009 00A 00B 00C 00D 00E 00F 0 1 2 3 4 5 6 7 8 9 A B C D E F CTL CTL SP 0 CTL CTL ! CTL CTL " CTL CTL # CTL CTL $ CTL CTL % CTL CTL & CTL CTL ' CTL CTL ( CTL CTL ) CTL CTL * CTL CTL + CTL CTL , CTL CTL CTL CTL . CTL CTL / 1 2 3 4 5 6 7 8 9 : ; < = > ? @ A B C D E F G H I J K L M N O P Q R S T U V W X Y Z [ \ ] ^ _ ` a b c d e f g h i j k l m n o P Q R S T U V W X Y Z { | } ~ _ _ _ + + + + + + + + + I + + _ _ _ _ SP
CTL
CTL _
UNIDAD 2.CIRCUITOS LOGICOS

LGEBRA BOOLEANA El lgebra booleana es un sistema matemtico deductivo centrado en los valores cero y uno (falso y verdadero). Un operador binario " " definido en ste juego de valores acepta un par de entradas y produce un solo valor booleano, por ejemplo, el operador booleano AND acepta dos entradas booleanas y produce una sola salida booleana. Para cualquier sistema algebraico existen una serie de postulados iniciales, de aqu se pueden deducir reglas adicionales, teoremas y otras propiedades del sistema, el lgebra booleana a menudo emplea los siguientes postulados: Cerrado. El sistema booleano se considera cerrado con respecto a un operador binario si para cada par de valores booleanos se produce un solo resultado booleano.
Conmutativo. Se dice que un operador binario " " es conmutativo si A B = B A para todos los posibles valores de A y B. Asociativo. Se dice que un operador binario " " es asociativo si (A B) C = A (B C) para todos los valores booleanos A, B, y C. Distributivo. Dos operadores binarios " " y " % " son distributivos si A (B % C) = (A B) % (A C) para todos los valores booleanos A, B, y C. Identidad. Un valor booleano I se dice que es un elemento de identidad con respecto a un operador binario " " si A I = A. Inverso. Un valor booleano I es un elemento inverso con respecto a un operador booleano " " si A I = B, y B es diferente de A, es decir, B es el valor opuesto de A. Para nuestros propsitos basaremos el lgebra booleana en el siguiente juego de operadores y valores: - Los dos posibles valores en el sistema booleano son cero y uno, a menudo llamaremos a stos valores respectivamente como falso y verdadero. - El smbolo representa la operacin lgica AND. Cuando se utilicen nombres de variables de una sola letra se eliminar el smbolo , por lo tanto AB representa la operacin lgica AND entre las variables A y B, a esto tambin le llamamos el producto entre A y B. - El smbolo "+" representa la operacin lgica OR, decimos que A+B es la operacin lgica OR entre A y B, tambin llamada la suma de A y B. - El complemento lgico, negacin NOT es un operador unitario, en ste texto utilizaremos el smbolo " ' " para denotar la negacin lgica, por ejemplo, A' denota la operacin lgica NOT de A. - Si varios operadores diferentes aparecen en una sola expresin booleana, el resultado de la expresin depende de la procedencia de los operadores, la cual es de mayor a menor, parntesis, operador lgico NOT, operador lgico AND y operador lgico OR. Tanto el operador lgico AND como el OR son asociativos por la izquierda. Si dos operadores con la misma procedencia estn adyacentes, entonces se evalan de izquierda a derecha. El operador lgico NOT es asociativo por la derecha. Utilizaremos adems los siguientes postulados:
P1 El lgebra booleana es cerrada bajo las operaciones AND, OR y NOT
P2 El elemento de identidad con respecto a es uno y con respecto a + es cero. No existe elemento de identidad para el operador NOT P3 Los operadores y + son conmutativos. P4 y + son distributivos uno con respecto al otro, esto es, A (B+C) = (AB)+(AC) y A+ (BC) = (A+B) (A+C). P5 Para cada valor A existe un valor A' tal que AA' = 0 y A+A' = 1. ste valor es el complemento lgico de A. P6 y + son ambos asociativos, sto es, (AB) C = A (BC) y (A+B)+C = A+ (B+C). Es posible probar todos los teoremas del lgebra booleana utilizando stos postulados, adems es buena idea familiarizarse con algunos de los teoremas ms importantes de los cuales podemos mencionar los siguientes:

Teorema 1: A + A = A Teorema 2: A A = A Teorema 3: A + 0 = A Teorema 4: A 1 = A Teorema 5: A 0 = 0 Teorema 6: A + 1 = 1 Teorema 7: (A + B)' = A' B' Teorema 8: (A B)' = A' + B' Teorema 9: A + A B = A Teorema 10: A (A + B) = A Teorema 11: A + A'B = A + B Teorema 12: A' (A + B') = A'B' Teorema 13: AB + AB' = A Teorema 14: (A' + B') (A' + B) = A' Teorema 15: A + A' = 1 Teorema 16: A A' = 0
Los teoremas siete y ocho son conocidos como Teoremas de DeMorgan en honor al matemtico que los descubri. Caractersticas: Un lgebra de Boole es un conjunto en el que destacan las siguientes caractersticas: 1- Se han definido dos funciones binarias (que necesitan dos parmetros) que llamaremos aditiva (que representaremos por x
+ y) y multiplicativa (que representaremos por xy) y una funcin monaria (de un solo parmetro) que representaremos por x'. 2- Se han definido dos elementos (que designaremos por 0 y 1) Y 3- Tiene las siguientes propiedades: Conmutativa respecto a la primera funcin: x + y = y + x Conmutativa respecto a la segunda funcin: xy = yx Asociativa respecto a la primera funcin: (x + y) + z = x + (y +z) Asociativa respecto a la segunda funcin: (xy)z = x(yz) Distributiva respecto a la primera funcin: (x +y)z = xz + yz Distributiva respecto a la segunda funcin: (xy) + z = (x + z)( y + z) Identidad respecto a la primera funcin: x + 0 = x Identidad respecto a la segunda funcin: x1 = x Complemento respecto a la primera funcin: x + x' = 1 Complemento respecto a la segunda funcin: xx' = 0
Propiedades Del lgebra De Boole Idempotente respecto a la primera funcin: x + x = x Idempotente respecto a la segunda funcin: xx = x Maximalidad del 1: x + 1 = 1 Minimalidad del 0: x0 = 0 Involucin: x'' = x Inmersin respecto a la primera funcin: x + (xy) = x Inmersin respecto a la segunda funcin: x(x + y) = x Ley de Morgan respecto a la primera funcin: (x + y)' = x'y' Ley de Morgan respecto a la segunda funcin: (xy)' = x' + y'
1.
FUNCIN BOOLEANA Una funcin booleana es una aplicacin de A x A x A x....A en A, siendo A un conjunto cuyos elementos son 0 y 1 y tiene estructura de lgebra de Boole. Supongamos que cuatro amigos deciden ir al cine si lo quiere la mayora. Cada uno puede votar si o no. Representemos el voto de cada uno por xi. La funcin devolver s (1) cuando el numero de votos afirmativos sea 3 y en caso contrario devolver0. Si x1 vota 1, x2 vota 0, x3 vota 0 y x4 vota 1 la funcin booleana devolver 0.Producto mnimo (es el nmero posible de casos) es un producto en el que aparecen todas las variables o sus negaciones.
El nmero posible de casos es 2n. Siguiendo con el ejemplo anterior. Asignamos las letras A, B, C y D a los amigos. Los posibles casos son: Votos ABCD 1111 1110 1101 1100 1011 1010 1001 1000 0111 0110 0101 0100 0011 0010 0001 0000 Las funciones booleanas se pueden representar como la suma de productos mnimos (minterms) iguales a 1. En nuestro ejemplo la funcin booleana ser: f(A,B,C,D) = ABCD + ABCD' + ABC'D + AB'CD + A'BCD Resultado 1 1 1 0 1 0 0 0 1 0 0 0 0 0 0 0
COMPUERTA LOGICA O PUERTA LOGICA Una puerta lgica, o compuerta lgica, es un dispositivo electrnico que es la expresin fsica de un operador booleano en la lgica de conmutacin. Cada puerta lgica consiste en una red de dispositivos interruptores que cumple las condiciones booleanas para el operador particular. Son esencialmente circuitos de conmutacin integrados en un chip. Claude Elwood Shannon experimentaba con rels o interruptores electromagnticos para conseguir las condiciones de cada compuerta lgica, por ejemplo, para la funcin booleana Y (AND) colocaba interruptores en circuito serie,
ya que con uno solo de stos que tuviera la condicin abierto, la salida de la compuerta Y sera = 0, mientras que para la implementacin de una compuerta O (OR), la conexin de los interruptores tiene una configuracin en circuito paralelo. La tecnologa microelectrnica actual permite la elevada integracin de transistores actuando como conmutadores en redes lgicas dentro de un pequeo circuito integrado. El chip de la CPU es una de las mximas expresiones de este avance tecnolgico. En nanotecnologa se est desarrollando el uso de una compuerta lgica molecular, que haga posible la miniaturizacin de circuitos.
Lgica directa Puerta SI o Buffer
Smbolo de la funcin lgica SI a) Contactos, b) Normalizado y c) No normalizado
La puerta lgica SI, realiza la funcin booleana igualdad. En la prctica se suele utilizar como amplificador de corriente (buffer en ingls). La ecuacin caracterstica que describe el comportamiento de la puerta SI es:
Su tabla de verdad es la siguiente: Tabla de verdad puerta SI Entrada A 0 1 Salida A 0 1
Puerta Y (AND)
Smbolo de la funcin lgica Y a) Contactos, b) Normalizado y c) No normalizado La puerta lgica Y, ms conocida por su nombre en ingls AND, realiza la funcin booleana de producto lgico. Su smbolo es un punto (), aunque se suele omitir. As, el producto lgico de las variables A y B se indica como AB, y se lee A y B o simplemente A por B. La ecuacin caracterstica que describe el comportamiento de la puerta AND es:
Su tabla de verdad es la siguiente:
Tabla de verdad puerta AND Entrada A Entrada B Salida AB 0 0 1 1 0 1 0 1 0 0 0 1
Se puede definir la puerta AND, como aquella compuerta que entrega un 1 lgico slo si todas las entradas estn a nivel alto 1. Puerta O (OR)
Smbolo de la funcin lgica O a) Contactos, b) Normalizado y c) No normalizado La puerta lgica O, ms conocida por su nombre en ingls OR, realiza la operacin de suma lgica. La ecuacin caracterstica que describe el comportamiento de la puerta OR es:
Su tabla de verdad es la siguiente: Tabla de verdad puerta OR Entrada A Entrada B Salida A + B
0 0 1 1
0 1 0 1
0 1 1 1
Podemos definir la puerta O como aquella que proporciona a su salida un 1 lgico si al menos una de sus entradas est a 1. Puerta OR-exclusiva (XOR)
Smbolo de la funcin lgica O-exclusiva. a) Contactos, b) Normalizado y c) No normalizado
La puerta lgica O-exclusiva, ms conocida por su nombre en ingls XOR, realiza la funcin booleana A'B+AB'. Su smbolo es el mas (+) inscrito en un crculo. En la figura de la derecha pueden observarse sus smbolos en electrnica. La ecuacin caracterstica que describe el comportamiento de la puerta XOR es: |Su tabla de verdad es la siguiente: Tabla de verdad puerta XOR
Entrada A Entrada B Salida A 0 0 1 1 0 1 0 1 0 1 1 0
Se puede definir esta puerta como aquella que da por resultado uno, cuando los valores en las entradas son distintos. ej: 1 y 0, 0 y 1 (en una compuerta de dos entradas). Si la puerta tuviese tres o ms entradas, la XOR tomara la funcin de suma de paridad, cuenta el nmero de unos a la entrada y si son un nmero impar, pone un 1 a la salida, para que el nmero de unos pase a ser par. Esto es as porque la operacin XOR es asociativa, para tres entradas escribiramos: a (b c) o bien (a b) c. Su tabla de verdad sera:
XOR de tres entradas Entrada A Entrada B Entrada C Salida A 0 0 0 0 0 1 0 1 0 0 1 1 B C
0 1 1 1 1
1 0 0 1 1
1 0 1 0 1
0 1 0 0 1
Lgica negada
Puerta NO (NOT)
Smbolo de la funcin lgica NOT a) Contactos, b) Normalizado y c) Not normalizada
La puerta lgica NO (NOT en ingls) realiza la funcin booleana de inversin o negacin de una variable lgica. Una variable lgica A a la cual se le aplica la negacin se pronuncia como "no A" o "A negada". La ecuacin caracterstica que describe el comportamiento de la puerta NOT es:

Tabla de verdad puerta NOT Entrada A Salida
UNIVERSIDAD CEPROG 060909 0 1 1 0
Se puede definir como una puerta que proporciona el estado inverso del que est en su entrada.
Puerta NO-Y (NAND)
Smbolo de la funcin lgica NO-Y. a) Contactos, b) Normalizado y c) No normalizado
La puerta lgica NO-Y, ms conocida por su nombre en ingls NAND, realiza la operacin de producto lgico negado. En la figura de la derecha pueden observarse sus smbolos en electrnica. La ecuacin caracterstica que describe el comportamiento de la puerta NAND es:

Tabla de verdad puerta NAND Entrada A Entrada B Salida 0 0 0 1 1 1
UNIVERSIDAD CEPROG 060909 1 1 0 1 1 0
Podemos definir la puerta NO-Y como aquella que proporciona a su salida un 0 lgico nicamente cuando todas sus entradas estn a 1.
Puerta NO-O (NOR) [
Smbolo de la funcin lgica NO-O. a) Contactos, b) Normalizado y c) No normalizado
La puerta lgica NO-O, ms conocida por su nombre en ingls NOR, realiza la operacin de suma lgica negada. En la figura de la derecha pueden observarse sus smbolos en electrnica. La ecuacin caracterstica que describe el comportamiento de la puerta NOR es:

Tabla de verdad puerta NOR Entrada A Entrada B Salida 0 0 1
UNIVERSIDAD CEPROG 060909 0 1 1 1 0 1 0 0 0
Podemos definir la puerta NO-O como aquella que proporciona a su salida un 1 lgico slo cuando todas sus entradas estn a 0. La puerta lgica NOR constituye un conjunto completo de operadores.
Puerta equivalencia (XNOR)]
Smbolo de la funcin lgica equivalencia. a) Contactos, b) Normalizado y c) No normalizado
La puerta lgica equivalencia, realiza la funcin booleana AB+~A~B. Su smbolo es un punto () inscrito en un crculo. En la figura de la derecha pueden observarse sus smbolos en electrnica. La ecuacin caracterstica que describe el comportamiento de la puerta XNOR es:

Tabla de verdad puerta XNOR Entrada A Entrada B Salida 0 0 0 1 1 0
UNIVERSIDAD CEPROG 060909 1 1 0 1 0 1
Se puede definir esta puerta como aquella que proporciona un 1 lgico, slo si las dos entradas son iguales, esto es, 0 y 0 1 y 1 (2 encendidos o 2 apagados).
Conjunto de puertas lgicas completo

Un conjunto de puertas lgicas completo es aquel con el que se puede implementar cualquier funcin lgica. A continuacin se muestran distintos conjuntos completos (uno por lnea):

Puertas AND, OR y NOT. Puertas AND y NOT. Puertas OR y NOT. Puertas NAND. Puertas NOR.
Adems, un conjunto de puertas lgicas es completo si puede implementar todas las puertas de otro conjunto completo conocido.
SISTEMA COMBINACIONAL Se denomina sistema combinacional o lgica combinacional a todo sistema digital en el que sus salidas son funcin exclusiva del valor de sus entradas en un momento dado, sin que intervengan en ningn caso estados anteriores de las entradas o de las salidas. Las funciones (or,and,nan,xor) son booleanas donde cada funcin se puede representar en una tabla de la verdad Por tanto, carecen de memoria y de realimentacin.
En electrnica digital la lgica combinacional est formada por ecuaciones simples a partir de las operaciones bsicas del lgebra de Boole. Entre los circuitos combinacionales clsicos tenemos:
Lgicos

Generador/Detector de paridad Multiplexor y Demultiplexor Codificador y Decodificador Conversor de cdigo Comparador
Aritmticos
Sumador
Aritmticos y lgicos
Unidad aritmtico lgica
stos circuitos estn compuestos nicamente por puertas lgicas interconectadas entre s. Funciones combinacionales Todos los circuitos combinacionales pueden representarse empleando lgebra de Boole a partir de su funcin lgica, generando de forma matemtica el funcionamiento del sistema combinacional. De este modo, cada seal de entrada es una variable de la ecuacin lgica de salida. Por ejemplo, un sistema combinacional compuesto exclusivamente por una puerta AND tendra dos entradas A y B. Su funcin combinacional seria , para una puerta OR sera .
Estas operaciones se pueden combinar formando funciones ms complejas. As, el siguiente esquema se define por la funcin indicada debajo del mismo.
Esto permite emplear diferentes mtodos de simplificacin para reducir el nmero de elementos combinacionales que forman el sistema.
SISTEMA SECUENCIAL A diferencia de los sistemas combinacionales, en los sistemas secuenciales, los valores de las salidas, en un momento dado, no dependen exclusivamente de los valores de las entradas en dicho momento, sino tambin dependen del estado anterior o estado interno. El sistema secuencial ms simple es el biestable. La mayora de los sistemas secuenciales estn gobernados por seales de reloj. A stos se los denomina "sncronos" o "sincrnicos", a diferencia de los "asncronos" o "asincrnicos" que son aquellos que no son controlados por seales de reloj. A continuacin se indican los principales sistemas secuenciales que pueden encontrarse en forma de circuito integrado o como estructuras en sistemas programados:

Contador Registros
En todo sistema secuencial nos encontraremos con: a) Un conjunto finito, n, de variables de entrada (X1, X2,..., Xn). b) Un conjunto finito, m, de estados internos, de aqu que los estados secuenciales tambin sean denominados autmatas finitos.
Estos estados proporcionarn m variables internas (Y1,Y2,..., Ym). c) Un conjunto finito, p, de funciones de salida (Z1, Z2,..., Zp). Dependiendo de como se obtengan las funciones de salida, Z, los sistemas secuenciales pueden tener dos estructuras como las que se observan el la
siguiente figura, denominadas autmata de Moore, a), y autmata de Mealy, b). de Moore, a), y un autmata de Mealy, b)
Estructuras de bloque de un autmata de Moore, a), y un autmata de Mealy, b)
CIRCUITOS INTEGRADOS Y DIGITALES Los circuitos integrados son la base fundamental del desarrollo de la electrnica en la actualidad, debido a la tendencia a facilitar y economizar las tareas del hombre.
Por esto es fundamental el manejo del concepto de circuito integrado, no slo por aquellos que estn en contacto habitual con este, sino tambin por las personas en general, debido a que este concepto debe de quedar inmerso dentro de los conocimientos mnimos de una persona. Un circuito integrado es una pieza o cpsula que generalmente es de silicio o de algn otro material semiconductor, que utilizando las propiedades de los semiconductores, es capaz de hacer las funciones realizadas por la unin en un circuito, de varios elementos electrnicos, como: resistencias, condensadores, transistores, etc. Clasificacin De Los Circuitos Integrados Existen dos clasificaciones fundamentales de circuitos integrados(CI): los anlogos y los digitales; los de operacin fija y los programables; en este caso nos encargaremos de los circuitos integrados digitales de operacin fija. Estos circuitos integrales funcionan con base en la lgica digital o lgebra de Boole, donde cada operacin de esta lgica, es representada en electrnica digital por una compuerta. La complejidad de un CI puede medirse por el nmero de puertas lgicas que contiene. Los mtodos de fabricacin actuales de fabricacin permiten construir Cis cuya complejidad est en el rango de una a 105 o ms puertas por pastilla. Segn esto los Cis se clasifican en los siguientes niveles o escalas de integracin : SSI ( pequea escala ) : menor de 10 puertas. MSI ( media escala ) : entre 10 y 100 puertas. LSI ( alta escala ) : entre 100 y 10.000 puertas. VLSI ( muy alta escala ) : a partir de 10.000 puertas. La capacidad de integracin depende fundamentalmente de dos factores : El REA ocupada por cada puerta, que depende a su vez del tipo y del nmero de transistores utilizados para realizarla. Cuanto menor sea esta rea mayor ser la capacidad de integracin a gran escala.
El CONSUMO de potencia. En un circuito integrado se realizan muchas puertas en un espacio reducido. El consumo total del chip es igual al consumo de cada puerta por el nmero de puertas. Si el consumo de cada puerta es elevado se generar mucho calor en el chip debido al efecto Joule, de forma
que si este calor no es disipado convenientemente se producir un aumento de temperatura que puede provocar un funcionamiento anmalo de los circuitos. 2. Familias Lgicas Los circuitos digitales emplean componentes encapsulados, los cuales pueden albergar puertas lgicas o circuitos lgicos ms complejos. Estos componentes estn estandarizados, para que haya una compatibilidad entre fabricantes, de forma que las caractersticas ms importantes sean comunes. De forma global los componentes lgicos se engloban dentro de una de las dos familias siguientes: TTL: diseada para una alta velocidad. CMOS: diseada para un bajo consumo. Actualmente dentro de estas dos familias se han creado otras, que intentan conseguir lo mejor de ambas: un bajo consumo y una alta velocidad. La familia lgica ECL se encuentra a caballo entre la TTL y la CMOS. Esta familia naci como un intento de conseguir la rapidez de TTL y el bajo consumo de CMOS, pero en raras ocasiones se emplea.
Cuadro Comparativo De Las Familias PARAMETRO TTL estndar TTL 74L TTL Schottky Fairchild de baja 4000B Fairchild 4000B CMOS
potencia (LS) CMOS (con Vcc=5V) Tiempo de propagacin de puerta Frecuencia mxima de funcionamiento Potencia disipada por puerta Margen de ruido admisible Fan out 10 ns 33 ns 5 ns 40 ns
(con Vcc=10V)
20 ns
35 MHz
3 45 MHz MHz
8 MHz
16 MHz
10 mW
1 mW 2 mW
10 nW
10 nW
1V
1V
0'8 V
2V
4V
10
10
20
50 (*)
50 (*)
(*) O lo que permita el tiempo de propagacin admisible Dentro de la familia TTL encontramos las siguiente sub-familias: 1. L: Low power = dsipacin de potencia muy baja 2. LS: Low power Schottky = disipacin y tiempo de propagacin pequeo. 3. S: Schottky = disipacin normal y tiempo de propagacin pequeo. 4. AS: Advanced Schottky = disipacin normal y tiempo de propagacin extremadamente pequeo. 5. Tension De Alimentacion
6. CMOS: 5 a 15 V (dependiendo de la tensin tendremos un tiempo de propagacin). TTL : 5 V. Parmetros de puerta Las puertas lgicas no son dispositivos ideales, por lo que vamos a tener una serie de limitaciones impuestas por el propio diseo interno de los dispositivos
lgicos. Internamente la familia TTL emplea transistores bipolares (de aqu su alto consumo), mientras que la familia CMOS emplea transistores MOS (a lo que debe su bajo consumo). 1. Margen Del Cero
Es el rango de tensiones de entrada en que se considera un cero lgico: VIL mx: tensin mxima que se admite como VIL mn: tensin mnima que se admite como cero lgico. 2. Margen Del Uno cero lgico.
Es el rango de tensiones de entrada en que se considera un uno lgico: VIH mx: tensin mxima que se admite como VIH mn: tensin mnima que se admite como uno lgico. 3. Margen De Transicion uno lgico.
Se corresponde con el rango de tensiones en que la entrada es indeterminada y puede ser tomada como un uno o un cero. Esta zona no debe ser empleada nunca, ya que la puerta se comporta de forma incorrecta. MT = VIH mn - VIL mx 4. Amplitud Logica
Debido a que dos puertas de la misma familia no suelen tener las mismas caractersticas debemos emplear los valores extremos que tengamos, utilizando el valor de VIL mx ms bajo y el valor de VIH mn ms alto. AL mx: VH AL mn : VH mn - VL mx mx VL mn
5.
Ruido
El ruido es el elemento ms comn que puede hacer que nuestro circuito no funcione habiendo sido diseado perfectamente. El ruido puede ser inherente al propio circuito (como consecuencia de proximidad entre pistas o capacidades internas) o tambin como consecuencia de ruido exterior (el propio de un ambiente industrial). Si trabajamos muy cerca de los lmites impuestos por VIH y VIL puede que el ruido impida el correcto funcionamiento del circuito. Por ello debemos trabajar teniendo en cuenta un margen de ruido: VMH (margen de ruido a nivel alto) = VOH mn - VIH mn VML (margen de ruido a nivel bajo) = VIL mx - VOL mx VOH y VOL son los niveles de tensin del uno y el cero respectivamente para la salida de la puerta lgica. Supongamos que trabajamos a un nivel bajo de VOL = 0'4 V con VIL mx = 0'8 V. En estas condiciones tendremos un margen de ruido para nivel bajo de: VML = 0'8 - 0'4 = 0'4 V 6. Fan Out
Es el mximo nmero de puertas que podemos excitar sin salirnos de los mrgenes garantizados por el fabricante. Nos asegura que en la entrada de las puertas excitadas: VOH es mayor que VOH mn VOL es menor que VOL mn Para el caso en que el FAN OUT sea diferente a nivel bajo y a nivel alto, escogeremos el FAN OUT ms bajo para nuestros diseos. Si adems nos encontramos con que el fabricante no nos proporciona el FAN OUT podemos calcularlo como: FAN OUT = IOL mx / IIL mx Donde IOL e IIL son las corrientes de salida y entrada mnimas de puerta.
7.
Potencia Disipada
Es la media de potencia disipada a nivel alto y bajo. Se traduce en la potencia media que la puerta va a consumir. 8. Tiempos De Propagacion
Definimos como tiempo de propagacin el tiempo transcurrido desde que la seal de entrada pasa por un determinado valor hasta que la salida reacciona a dicho valor. vamos a tener dos tiempos de propagacin: Tphl = tiempo de paso de Tplh = tiempo de paso de nivel bajo a alto. nivel alto a bajo.
Como norma se suele emplear el tiempo medio de propagacin, que se calcula como: Tpd = (Tphl + Tplh)/2 9. Frecuencia Maxima De Funcionamiento
Se define como: Fmx = 1 / (4 * Tpd) Familias Lgicas Del Ti ABT Advanced BiCMOS Technology (Tecnologa Avanzada De BiCMOS) smo impulsor de alta velocidad, alto, 5 V VCC
La familia del megabus-interfaz de ABT es manufacturada con un proceso de 0,8 micrones BiCMOS y proporciona al alto mecanismo impulsor hasta 64 mA y retardos de la propagacin debajo del rango de 5 ns, mientras que mantiene el consumo de energa muy bajo. Los productos de ABT se satisfacen bien para las aplicaciones de la vivir-insercin con un I de la especificacin de 0,1 mA. Para reducir efectos de la transmisin-lnea, la familia de ABT tiene opciones serieseries-damping del resistor. Adems, hay las piezas especiales de ABT que proporcionan al mecanismo impulsor extremadamente de gran intensidad (180 mA) para transmitir abajo a las lneas de la transmisin de 25 ohmios. Las funciones avanzadas del megabus, tales como transmisores-receptores universales del megabus (UBT) emulan una variedad amplia de funciones del megabus-interfaz. Las opciones de la multiplexacin para la interpolacin y el
megabus de la memoria upsizing o downsizing tambin se proporcionan. Adems, los dispositivos de Widebus tienen megabus-sostienen el trazado de circuito en las entradas de informacin para eliminar la necesidad de los resistores externos del pullup para flotar entradas de informacin.
ABTE/ETL
Advanced BiCMOS Technology / Enhanced Transceiver Logic (La Tecnologa Avanzada De BiCMOS / Realz Lgica Del Transmisor-receptor )mecanismo impulsor de alta velocidad, alto, 5 V VCC ABTE tiene mrgenes ms anchos del ruido y es al revs compatible con lgica existente de la TTL. Los dispositivos de ABTE utilizan la especificacin de VME64-ETL con tolerancias apretadas el tiempos de la posicin oblicua y de la transicin. ABTE es manufacturado con un proceso de 0,8 micrones BiCMOS proporcionando al alto mecanismo impulsor hasta 90 mA. Otras caractersticas incluyen un contacto diagonal y los resistores internos del pullup en los contactos del control para el mximo viven proteccin de la insercin. Megabus-sostenga el trazado de circuito elimina los resistores externos del pullup en las entradas de informacin y los resistores serie-seriesdamping en las salidas para humedecer reflexiones. AC/ACT Advanced CMOS Logic (Lgica Avanzada Del Cmos) velocidad media, mecanismo impulsor medio, 5 V VCC
La familia del ACL de dispositivos se fabrica en 1 m Cmos y tiene ms de 70 funciones incluyendo las puertas, los flip-flop, los programas pilotos, los contadores, y los transmisores-receptores. La familia del ACL es una familia confiable, de baja potencia de la lgica con 24 mecanismos impulsores de la salida de mA. Se incluyen en la familia los productos estndares del extremocontacto y el centro-contacto VCC y los productos de la configuracin de la tierra con el salida-borde controlan el trazado de circuito (OEC).
El trazado de circuito de OEC, disponible solamente con los productos del centro-contacto, ayuda a reducir el ruido simultneo de la conmutacin asociado a alta lgica de la velocidad. Se incluyen en los productos del centro-contacto 16 -,
18 -, y las funciones del megabus-interfaz 20-bit. Los dispositivos de la CA ofrecen entradas de informacin de MCOcS-compatible y los dispositivos del ACTO ofrecen entradas de informacin de TTL-compatible. AHC/AHCT Advanced High-Speed CMOS Logic (Lgica De alta velocidad Avanzada Del Cmos) velocidad media, mecanismo impulsor bajo, 5 V VCC
La familia de la lgica de AHC/AHCT proporciona a una migracin natural para los utilizadores de HCMOS que necesitan ms velocidad para de baja potencia, de poco ruido, y bajo-conducen aplicaciones. La familia de la lgica de AHC consiste en las puertas bsicas, los circuitos integrados a escala media, y las funciones octales fabricadas usando el proceso de EPIC1-S que produce alto rendimiento en el bajo costo. Las caractersticas de funcionamiento de la familia de AHC son: 1.Velocidad: Con retardos tpicos de la propagacin de 5,2 ns (octals), que es cerca de tres veces ms rpidamente que los dispositivos de HC, los dispositivos de AHC son la solucin rpida y reservada para la operacin de la alto-velocidad. 2.Ruido bajo:La familia de AHC permite que los diseadores combinen las caractersticas de poco ruido de los dispositivos de HCMOS con los niveles de funcionamiento de hoy sin los problemas de overshoot/undershoot tpicos de altoconduce los dispositivos requeridos generalmente para conseguir velocidades de AHC. 3.Potencia baja:La familia de AHC, usando tecnologa del Cmos, exhibe el consumo de energa bajo (corriente esttica mxima, mitad de 40 A el de HCMOS). 4.Mecanismo impulsor:Salida-conduzca la corriente es 8 mA en 5 V VCC y 4 mA en 3,3 V VCC.
ALB Advanced Low-Voltage BiCMOS (Low-Voltage Avanzado BiCMOS) mecanismo impulsor de alta velocidad, alto, 3,3 V VCC
La familia especial-diseada de la ALB de 3,3 V utiliza las 0,6 tecnologas del m BiCMOS para las funciones del megabus-interfaz. Adems, la ALB proporciona al mecanismo impulsor de 25 mA en 3,3 V de retardos mximos de la propagacin de 2,2 ns. Las entradas de informacin tienen afianzar diodos con abrazadera para eliminar llegan ms all y aterrizaje corto. ALS Advanced Low-Power Schottky Logic (Lgica Avanzada De Low-Power Schottky) velocidad baja, alto mecanismo impulsor, 5 V VCC
La familia de ALS proporciona a un espectro completo concluido de 130 funciones bipolares de la lgica. Esta familia, combinada con la familia AS, puede ser utilizada para optimizar sistemas con el presupuesto del funcionamiento. Usando AS en caminos speed-critical y ALS donde est menos crtica la velocidad, los diseadores pueden optimizar funcionamiento de la velocidad y de la potencia. La familia de ALS incluye las puertas, los flip-flop, los contadores, los programaspilotos, los transmisores-receptores, los transmisores-receptores registrados, los cierres del repaso, los programas pilotos del reloj, los ficheros del registro, y los multiplexores. AS Advanced Schottky Logic (Lgica Avanzada De Schottky) velocidad media, alto mecanismo impulsor, 5 V VCC
Mientras que la familia de la lgica bipolar de alto rendimiento incluye concluido 90 funciones que ofrezcan altas capacidades de mecanismo impulsor. Esta familia, combinada con la familia de ALS, puede ser utilizada para optimizar velocidad y potencia del sistema con el presupuesto del funcionamiento. Usando AS en caminos velocidad-crticos y ALS donde est menos crtica la velocidad, los diseadores pueden optimizar funcionamiento de la velocidad y de la potencia. AS la familia incluye las puertas, los flip-flop, los contadores, los programas pilotos, los transmisores-receptores, los transmisores-receptores registrados, los cierres del repaso, los programas pilotos del reloj, los ficheros del registro, y los multiplexores. ALVC Advanced Low-Voltage CMOS Technology (Tecnologa Avanzada De LowVoltage Cmos ) velocidad, mecanismo impulsor medio, 3,3 V VCC
ALVC es una familia del megabus-interfaz del alto rendimiento 3.3-V. Estos productos especialmente diseados 3-V se procesan en 0,6 tecnologas del m Cmos, dando los retardos tpicos menos de 3 ns de la propagacin junto con mecanismo impulsor actual de 24 mA y del consumo de energa esttico de 40 A para las funciones del megabus-interfaz. Los dispositivos de ALVC tienen megabus-sostienen las clulas en entradas de informacin para eliminar la necesidad de los resistores externos del pullup para flotar entradas de informacin. La familia tambin incluye las funciones innovadoras para la interpolacin de la memoria, multiplexando, e interconectando a DRAMs sncrono. ALVT Advanced Low-Voltage BiCMOS Technology (Tecnologa Avanzada De LowVoltage BiCMOS ) mecanismo impulsor de alta velocidad, alto, 3,3 V VCC
ALVT es una familia del megabus-interfaz del alto rendimiento 3.3-V. stos disearon especialmente 5-V tolerante, productos 3.3-V utilizan las 0,6 m tecnologas del BiCMOS para las funciones del megabus-interfaz. ALVT proporciona al funcionamiento superior, entregando 2,4 retardos de la propagacin del ns, el mecanismo impulsor actual de 64 mA, y el consumo de energa esttico de 90 A. Los dispositivos de ALVT tienen megabus-sostienen las clulas en entradas de informacin para eliminar la necesidad de los resistores externos del pullup para flotar entradas de informacin. La familia de ALVT tambin proporciona a caractersticas innovadoras, tales como resistores serie-seriesdamping para reducir efectos de la transmisin-lnea, y a 3-state de ciclo inicial para eliminar el cargamento megabus-actual. Los productos de ALVT tambin se satisfacen bien para las aplicaciones de la vivir-insercin con un I apagado de 0,1 mA. Mirando al futuro, especifican a la familia de ALVT ya para la operacin 2.5-V.
BCT BiCMOS Bus-Interface Technology (Tecnologa De BiCMOS Bus-Interface) mecanismo impulsor de alta velocidad, alto, 5 V VCC
BCT es una familia de 8 -, 9 -, y los programas pilotos 10-bit, los cierres, los transmisores-receptores, y los transmisores-receptores registrados. Diseado especficamente para las aplicaciones del megabus-interfaz, BCT ofrece la entrada-salida de la TTL con el alto mecanismo impulsor de las velocidades, de la salida 64-mA, y potencia muy baja en el modo lisiado. Una familia de rpido, altoconduce funciones del megabus-interfaz que proporcione a incidente-agite la conmutacin requerida por aplicaciones grandes de la placa madre se ha incorporado en el ofrecimiento de BCT. Diseado especficamente asegurarse incidente-agite cambiar abajo a 25 ohmios, los dispositivos en la familia del programa piloto de la bajo-impedancia de BiCMOS pueden maximizar la velocidad y la confiabilidad de sistemas pesadamente cargados. Cada dispositivo en esta serie entrega 188 mA de la corriente de mecanismo impulsor de I OL. Tambin en nuestra familia de BCT incluyen a una serie de programas pilotos de la memoria. Estos dispositivos incorporan un resistor serie-series-damping para reducir llegan ms all y el aterrizaje corto que puede ocurrir en aplicaciones memoria-memorydriving. 64BCT 64-Series BiCMOS Technology (tecnologa de 64-Series BiCMOS) mecanismo impulsor de alta velocidad, alto, 5 V VCC
La familia 64BCT ofrece todas las caractersticas encontradas en familia estndar de Ts BCT. Adems, especifican de -40C a 85C e incorpora a la familia el trazado de circuito para proteger el dispositivo en aplicaciones de la liveinsertion.
BTA Bus-Termination Arrays (Matrices De Bus-Termination)
La familia de BTA del TI ofrece un space-saving, eficiente, y la solucin eficaz a los requisitos del bus-termination. En sistemas digitales de la alta velocidad con
las lneas largas de la transmisin, las ondas de reflejo en la lnea pueden causar los aterrizajes cortos del voltaje y llegan ms all que conducen al mal funcionamiento de la entrada manejada. Un BTA es una serie de diodos que las alertas un signo en un Bus o cualquier otro rastro sealado que usa lgica de alta frecuencia elimina, rebasa problemas del undershoot.
CBT
Crossbar Technology Interfaces de bus de velocidad altas En el mercado de la informtica de hoy, el poder y velocidad son dos de las preocupaciones principales. CBT puede dirigirse los dos de estos problemas en aplicaciones de la bus-interface. CBT permite a un dispositivo de la bus-interface funcione como un mismo interruptor del bus rpido y aisla buses eficazmente cuando el interruptor est cerrado y ofreciendo retraso de la propagacin muy pequeo cuando el interruptor est abierto. Estos dispositivos pueden funcionar como bus de gran velocidad une entre los componentes del computadora-sistema como la unidad del proceso central (CPU) y memoria. Tambin pueden usarse dispositivos de CBT como 5-V a 3.3-V traductores y pueden permitirse diseadores para mezclar 5-V o 3.3-V componentes en el mismo sistema.
CDC
Clock-Distribution Circuits (Circuitos reloj-distribucin) Los CDCs de TI proporcionan principio de circuitera de reloj-generacin exacto a cada sistema digital y producen cronometrando signos que se usan para sincronizar actividad del sistema. Encontrarse el reloj-signo severo que cronometra requisitos de los sistemas de hoy, TI ofrece a una serie de retraso de la propagacin bajo y sesga, alto-entusiasta-fuera chferes del reloj manejar sistemas del clocking alto rendimiento eficazmente disearon. Las funciones del reloj-driver especiales estn disponibles en el ACL, ABT, y COMO tecnologas, as como 3 V y 5 V. Los drivers del reloj entran buffered (4341 funcin), flip-flop (4304 funcin), y phase-locked con llave loop-based (PLL 4586 funcin) los elementos.
74F
Fast Logic (Lgica rpida) velocidad elemento, paseo alto, 5 V VCC, 74F lgica es una familia del general-propsito de lgica bipolar avanzada de gran velocidad.
TI proporciona ms de 60 funciones incluso las verjas, buffer/drivers, transrecibidores del autobs, flip-flop, latches, contadores, multiplexores, y demultiplexers en la 74F familia de la lgica.
FB+/BTL
Backplane Transceiver Logic velocidad alta, paseo alto, 5 V VCC, Los FB serie dispositivos se usan para las aplicaciones del autobs de gran velocidad y son totalmente compatible con el IEEE 1194.1-1991 (BTL) y IEEE 8961991 (Futurebus+) las normas. Estos transrecibidores estn disponibles en 7 -, 8 -, 9 -, y 18-bit versiones con TTL y traduccin de BTL en baje que 5-ns actuacin. Otros rasgos incluyen paseo a a 100 MA y alfileres del prejuicio para las aplicaciones de la vivir-insercin.
FIFO
First-In, First-Out Memories TI ha extendido su producto de FIFO que ofrece de CMOS Avanzado (ACTO) y BiCMOS Avanzado (ABT) FIFOs. La FIFO producto familia incluye clocked que FIFOs unidireccional y bidireccional ofreci en 64 a 8K profundidades de memoria y 1-bit a 36-bit anchuras. Strobed que se ofrecen FIFOs unidireccionales y bidireccionales en 16 a 4K profundidades de memoria y 4-bit a 18-bit anchuras. Los FIFOs aplicacin-especficos de TI se disean especialmente para el uso en telecomunicaciones, DSP, sistemas del internetworking, y alto-bandwidth computando. Estos dispositivos incluyen rasgos como paridad genere y verifique, retransmit, autobs emparejando, el byte cambalacheando, modo de desviacin, y microprocesador-como la interface del mando. FIFOs aplicacin-especfico, adems del Widebus de TI los productos de FIFO, oferta superficie-montaa espacio-salvadora que empaqueta y clases de la mltiple-velocidad para la facilidad de plan.
GTL
Gunning-Transceiver-Logic Technology
La tecnologa de GTL es un nuevo reduced-voltage que cambia norma que proporciona de gran velocidad, comunicaciones del punto-a-punto con dispersin de poder baja. TI les ofrece a GTL / TTL traductores unir con los subsistemas TTLbasado. Esto les permite a diseadores usar las normas GTL-switching para los subsistemas velocidad-sensibles y usar a los traductores para unir con el resto del sistema. Los dispositivos de GTL tienen circuitera innovadora, como sostenimiento del bus en las entradas eliminar la necesidad por las resistencias externas para entradas flotantes que reducen poder costo, y tiempo del boardlayout. Mando de edge-rate de rendimiento (OEC) se ofrece en los rendimientos para reducir interferencia electromagntica (EMI) causado por las frecuencias altas de GTL.
HC/ HCT
High-Speed CMOS Logic (Lgica de CMOS de gran velocidad) velocidad baja, paseo bajo, 5 V VCC, Para los requisitos de lgica de bajo-poder, TI ofrece a una familia llena de lgica de HC/HCT. Ms de 100 tipos del dispositivo estn disponibles, incluso las verjas, pestillos, flip-flops, buffer/drivers, contadores, multiplexores, transrecibidores, y los transrecibidores registrado. El HC familiar ofrece entradas CMOS-compatibles y los HCT familiar ofrece entradas TTL-compatibles.
IEEE 1149.1 (JTAG)
Boundary-Scan Logic Devices El IEEE 1149.1 (JTAG) boundary-scan la familia de la lgica de octal, Widebus, y examinar-apoyo funciones corporaciones circuitera que permiten estos dispositivos y los sistemas electrnicos en los que ellos se usan para ser probados sin confianza en tcnicas sondeando tradicionales. Los dispositivos de lgica de Bus-interface estn disponibles en BCT, ABT, y tecnologas de LVT, en 8 -, 18 -, y 20-bit opciones de los pulidores normales, pestillos, y transrecibidores. Las funciones de examinar-apoyo incluyen dispositivos por controlar el autobs de la prueba, realizando a-velocidad la comprobacin funcional, y dividir el examine camino en los segmentos ms pequeos, ms manejables. Ms de 40 dispositivos, compuestos de una seleccin ancha de BCT y octals de ABT, ABT y LVT Widebus, y cada uno de las funciones de examinar-apoyo, est disponible. El autobs-sostenimiento de LVTH y los rasgos de la resistencia serie-humedeciendo tambin estn disponibles.
LS
Low-Power Schottky Logic velocidad baja, paseo bajo, 5 V VCC,
LV
Low-Voltage CMOS Technology velocidad baja, paseo bajo, 3.3 V VCC, Los LV de TI que se disean CMOS tecnologa productos especialmente a las partes para 3 V impulsan uso del suministro. La familia de LV entera tambin ha sido recaracterizada para operar a 5 V.. La familia de LV es 2 m en un proceso CMOS que proporciona a 8 MA de paseo y propagacin tarda de 18 mximo del ns, mientras teniendo un consumo de poder esttico de slo 20 A para los dos la bus-interface y funciones de la verja.
LVC
Low-Voltage CMOS Technology velocidad elemento, los meduim manejan, 3.3 V VCC Los LVC lgica productos de TI se disean especialmente para 3 V impulse suministros. La familia de LVC es una versin alto rendimiento con 0.8 m CMOS procese tecnologa, 24 MA el paseo actual, y 6.5 propagacin de mximo de ns tarda para los funcionamientos del driver. Todos los dispositivos de LVC estn disponibles con 5 V las entradas tolerantes y rendimientos.
LVT
Low-Voltage BiCMOS Technology velocidad alta, paseo alto, 3.3 V VCC, Los especialmente disearon 3 V LVT los usos familiares la 0.8 m BiCMOSproceso tecnologa para las funciones de la bus-interface. Como sus 5 V el colega de ABT, LVT puede proporcionar a a 64 MA de paseo, 4-ns propagacin tarda, y adems, consume menos de 100 A de poder de reserva. Las entradas tienen el rasgo del bus-hold para eliminar las resistencias del pullup externas y I/Os que pueden manejar a a 7 V que les permiten actuar como 5-V/3-V traductores.
LVTZ
Low-Voltage BiCMOS Technology
velocidad alta, paseo alto, 3.3 V VCC, El LVTZ familiar ofrece todos los rasgos encontrados en la familia de LVT normal de TI. Adems, LVTZ incorpora circuitera para proteger los dispositivos en aplicaciones de la live-insertion. El dispositivo sube al estado de powered-up durante poder y impulsa abajo que se llama impulsar-a 3 estado (PU3S).
Schottky Logic (Lgica de Schottky) velocidad baja, paseo bajo, 5 V VCC,
SSTL Logic
Series-Stub Terminated Lgica De Resistor-Transistor (RTL)
El circuito mostrado aqu es una puerta de NOR/OR. Es decir, la puerta bsica es la compuerta NOR. La disipacin de potencia de la compuerta RTL es alrededor de 12 mW y el retardo de propagacin promedia 25ns. Lgica Diodo-Transistor (DTL) El problema bsico con compuertas DL es que ellos deterioran el signo lgico rpidamente. Sin embargo, ellos trabajan para una fase en un momento, si el signo se re-amplifica entre las compuertas. Lgica del diodo-transistor (DTL) logra esa meta. VENTAJA de este circuito encima de su RTL equivalente es que la lgica de OR habida realizada por los diodos, no son resistencias. No hay ninguna interaccin por consiguiente entre las entradas diferentes, y cualquier nmero de diodos puede usarse. Una desventaja de este circuito es la resistencia de la entrada al transistor. Su presencia tiende a reducir la velocidad el circuito y limita la velocidad en la que el transistor est cambiar estados as. El circuito bsico de la familia lgica digital DTL es la compuerta AND. Compuerta DTL bsica NAND La disipacin de potencia de una compuerta DTL es aproximadamente 12 mW y el retardo de propagacin promedia 30 ns. El margen de ruido es de alrededor de 1 V y es posible un abanico de salida tan alto como 8. El abanico de salida de la compuerta DTL esta limitado con la corriente mxima que puede fluir en el colector del transistor saturado.
Lgica Del Cmos La lgica del Cmos es una nueva tecnologa, basada en el uso de los transistores complementarios del MOS de realizar funciones de la lgica con casi ningn actual requerido. Esto hace estas puertas muy tiles en aplicaciones con pilas. El hecho de que trabajarn con los voltajes de fuente de hasta slo 3 voltios y tan arriba como 15 voltios son tambin muy provechosos. Las puertas todas del Cmos se basan en el circuito fundamental del inversor mostrado. Observe que ambos transistores son el realce-modo MOSFETs; un N-canal con su fuente puesto a tierra, y un P-canal con su fuente conectada con +V. sus puertas estn conectados juntos para formar la entrada de informacin, y sus drenes estn conectados juntos para formar la salida. Los dos MOSFETs se disean para tener caractersticas que son complementarios el uno al otro. Cuando esta apagado, su resistencia es con eficacia infinita; cuando encendido, su resistencia del canal est sobre 200 ohms. Puesto que la puerta es esencialmente un circuito abierto que no traza ninguna corriente, y el voltaje de la salida ser igual o a molido o al voltaje de la fuente de alimentacin, dependiendo de el cual el transistor est conduciendo. Este concepto se puede ampliar en las estructuras NI y del NAND combinando los inversores en parcialmente una serie, estructura parcialmente paralela. El circuito mostrado abajo es un ejemplo prctico de un Cmos 2-input NI puerta. Familias Logicas Del Ldv 1. LVDS
El diferencial de la baja tensin que seala (LVDS) es una nueva tecnologa que trata las necesidades de las aplicaciones de hoy de la transmisin de datos del alto rendimiento. Tambin se disea para resolver las necesidades de las aplicaciones futuras puesto que la fuente de alimentacin puede ser tan baja como 2v. Esta tecnologa se basa en el estndar de interfaz de ANSI/TIA/EIA-644 LVDS. La tecnologa de LVDS ofrece una seal diferenciada de la baja tensin de 330mV (mximo del abd 450mV de 250mV minuto) y de los tiempos rpidos de la transicin. Esto permite que los productos traten las altas tarifas de datos que se extienden a partir de Mbps del 100 a mayor de 1 Gbps. Adems, el oscilacin de la baja tensin reduce al mnimo la disipacin de la potencia mientras que
proporciona a las ventajas de la transmisin diferenciada. La tecnologa de LVDS se utiliza en dispositivos del programa piloto de lnea simple y de la capa fsica del receptor as como chipsets ms complejos de la comunicacin del interfaz. Los chipsets de la conexin del canal multiplexan y demultiplex lneas de seales lentas de la TTL para proporcionar a un estrecho, velocidad, interfaz bajo de la potencia LVDS. Estos chipsets proporcionan a ahorros dramticos de los sistemas en costes del cable y del conector, tan bien como una reduccin en la cantidad de espacio fsico requerida para la huella del conector. Las soluciones de LVDS proveen de diseadores un nuevo alternativa a solucionar problemas de alta velocidad del interfaz de la entrada-salida. LVDS entrega los milivatios de los Megabites para las aplicaciones hambrientas de la transmisin de datos de la anchura de banda de hoy y de maana. Evolucion De Las Familias Logicas
3. Caractersticas Importantes
TTL La familia TTL usa transistores del tipo bipolar por lo que est dentro de las familias lgicas bipolares. Las familias TTL estndar.Texas Instruments (1964) introdujo la primera lnea estndar de productos circuitales TTL. La serie 5400/7400 ha sido una de las familias lgicas de Circuitos Integrados ms usadas. La diferencia entre las versiones 5400 y 7400 es que la primera es de uso militar, operable sobre rangos mayores de temperatura (de 55 a +125C) y suministro de alimentacin (cuya variacin en el suministro de voltaje va de 4,5 a 5,5 V). La serie 7400 opera sobre el rango de temperatura 0 70C y con una tensin de alimentacin de 4,75 a 5,75 V. Ambas tienen un fan-out tpico de 10, por lo que pueden manejar otras 10 entradas. TTL de baja potencia, serie 74L00: Tienen menor consumo de energa, al costo de mayores retardos en propagacin, esta serie es ideal para aplicaciones en las cuales la disipacin de potencia es ms crtica que la velocidad. Circuitos de baja frecuencia operados por batera tales como calculadoras son apropiados para la serie TTL. TTL de alta velocidad, serie 74H00: Poseen una velocidad de conmutacin mucho ms rpida con un retardo promedio de propagacin de 6ns. Pero la velocidad aumentada se logra a expensas de una disipacin mayor de potencia. TTL Schotty, serie 74S00: Tiene la mayor velocidad Otras propiedades de los TTL son: disponible en la lnea TTL.
-En cualquier Circuito Integrado TTL, todas las entradas son 1 a menos que estn conectadas con alguna seal lgica. -No todas las entradas en un Circuito Integrado TTL se usan en una aplicacin particular. -Se presentan situaciones en que una entrada TTL debe mantenerse normalmente BAJA y luego hecha pasar a ALTA por la actuacin de un suiche mecnico.
-Las seales de entrada que manejan circuitos TTL deben tener transiciones relativamente rpidas para una operacin confiable. Si los tiempos de subida o de cada son mayores que 1 s, hay posibilidad de ocurrencia de oscilaciones en la salida. CMOS Acrnimo de Complementary Metal Oxide Semiconductor (Semiconductor Complementario de xido Metlico). Utilizados por lo general para fabricar memoria RAM y aplicaciones de conmutacin, estos dispositivos se caracterizan por una alta velocidad de acceso y un bajo consumo de electricidad. Pueden resultar daados fcilmente por la electricidad esttica. La lgica CMOS ha emprendido un crecimiento constante en el rea MSI, mayormente a expensas de TTL, con la cual es de directa competencia. El proceso de fabricacin del CMOS es ms simple que TTL y tiene una densidad de empaque mayor, permitiendo por consiguiente ms circuitera en un rea dada y reduciendo el costo por funcin. CMOS usa slo una fraccin de la potencia que se necesita para la serie TTL de baja potencia (74L00) y es as apropiada idealmente para aplicaciones que usan potencia de batera o potencia con batera de respaldo. La velocidad de operacin de CMOS no es comparable an con las series TTL ms rpidas, pero se espera mejorar en este respecto. La serie 4000A es la lnea ms usada de Circuitos Integrados digitales CMOS. Contiene algunas funciones disponibles en la serie TTL 7400 y est en expansin constante. Algunas caractersticas ms importantes de esta familia lgica son: -La disipacin de potencia de estado esttico de los circuitos lgicos CMOS es muy baja. -Los niveles lgicos de voltaje CMOS son 0 V para 0 lgico y + V DD para 1 lgico. El suministro + VDD puede estar en el rango 3 V a 15 V para la serie 4000A, por lo que la regulacin de la fuente no es una consideracin seria para CMOS. Cuando se usa CMOS con TTL, el voltaje de la fuente se hace 5 V, siendo los niveles de voltaje de las dos familias los mismos.
-La velocidad de conmutacin de la familia CMOS 4000A vara con el voltaje de la fuente. -Todas las entradas CMOS deben estar conectadas a algn nivel de voltaje, preferiblemente tierra o VDD. Entradas no usadas no pueden dejarse flotado (desconectadas), porque estas entradas seran susceptibles al ruido. Estas entradas no usadas pueden tambin ser conectadas a una de las entradas usadas, siempre y cuando no se exceda el fan-out de la fuente de seal. Esto es altamente improbable debido al alto fan-out del CMOS. Diferencias ms importantes: Los voltajes de alimentacin son de 5V para los circuitos TTL y de 3 V a 15 V para los circuitos CMOS. En la fabricacin de los circuitos integrados se usan transistores bipolares par el TTL y transistores MOSFET para La tecnologa CMOS. El circuito integrado CMOS es de menor consumo de energa pero de menor velocidad que los TTL.

Estructura de Una Computadora

Hochgeladen von

Dokumentinformationen

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

Estructura de Una Computadora

Hochgeladen von

Copyright:

Verfügbare Formate

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

UNIDA 1.ESTRUCTURA BASICA DE LAS COMPUTADORAS.

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

Un bus esta compuesto por conductos.

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

OPERACIONES FUNDAMENTALES EN COMPUTADORAS. EXISTEN DOS OPERACIONES FUNDAMENTALES EN UNA COMPUTADORA.

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

Para representar los nmeros positivos y

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

1010101 1001110 1000101 1011000 1010000 1001111 U N E X P O

55H 4EH 45H 58H 50H 4FH

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

1011 1100 1101 1110 1111

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

Tabla 1.9. Primeros 256 Smbolos UNICODE.

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

UNIDAD 2.CIRCUITOS LOGICOS

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

P1 El lgebra booleana es cerrada bajo las operaciones AND, OR y NOT

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO

UNIVERSIDAD CEPROG 060909

LIC. EN INFORMATICA MANUEL ALAMILLA MORENO