PRACTICA N 1 IMPLEMENTACIN DE UN LATCH RS CIRCUITOS LOGICOS

LUIS CARLOS ARRIETA NAVARRO IVAN JOSE RUIZ GARCIA EDUARDO ANDRES SANTOS CONTRERAS

ZURISADDAI SEVERICHE M. ING. ELECTRONICA

UNIVERSIDAD DE SUCRE FACULTAD DE INGENIERA PROGRAMA TECNOLOGA EN ELECTRNICA SEMESTRE V SINCELEJO SUCRE SEPTIENMBRE 15 DEL 2010

INTRODUCCION Dentro de la electrnica digital, existe un gran nmero de problemas a resolver que se repiten normalmente. Por ejemplo, es muy comn que al disear un circuito electrnico necesitemos tener el valor opuesto al de un punto determinado, o que cuando un cierto nmero de pulsadores estn activados, una salida permanezca apagada. Todas estas situaciones pueden ser expresadas mediante ceros y unos, y tratadas mediante circuitos digitales. Los elementos bsicos de cualquier circuito digital son las compuertas lgicas Hay disponible una gran variedad de compuertas estndar, cada una con un comportamiento perfectamente definido, y es posible combinarlas entre si para obtener funciones nuevas. Desde el punto de vista practico, podemos considerar a cada compuerta como una caja negra, en la que se introducen valores digitales en sus entradas, y el valor del resultado aparece en la salida. Cada compuerta tiene asociada una tabla de verdad, que expresa en forma de lista el estado de su salida para cada combinacin posible de estados en la(s) entrada(s).

MARCO TEORICO La potencia de los sistemas digitales est en la capacidad de sus componentes para tomar decisiones lgicas. Para esto debemos poder representar las proposiciones lgicas formuladas en lenguaje ordinario, con proposiciones simblicas. Esto es asignarle un smbolo a la proposicin. En lgica las proposiciones son verdaderas o falsas, y para expresar su valor de verdad se utiliza el smbolo "F" o "0 "para falso y "V" o "1" para verdadero. Las proposiciones solas no tienen mucho sentido si no se relacionan con otras para tomar decisiones. As podemos reunir varias proposiciones lgicas para obtener una proposicin compuesta. El valor de verdad de la proposicin compuesta (verdadero o falso ; 1 o 0) depender del valor de verdad de cada proposicin componente y de la relacin entre estas. La relacin entre las proposiciones lgicas componentes viene dada por el operador lgico.Los operadores lgicos primarios son el AND, el OR y el NOT. Ahora es importante relacionar los operadores lgicos con los circuitos electronicos, y para esto tenemos las compuertas lgicas, que son el equivalente electronico de los operadores lgicos. La compuerta lgica es un dispositivo electronico que cuenta con un terminal de salida y varios terminales de entrada. El potencial de voltaje con respecto a tierra de cualquier terminal de entrada o salida, puede asumir solo uno de dos valores especificos. Uno de los voltajes representar el verdadero y el otro voltaje el falso. Compuerta NAND Cualquier compuerta lgica se puede negar, esto es, invertir el estado de su salida, simplemente agregando una compuerta NOT que realice esa tarea. Debido a que es una situacin muy comn,

se fabrican compuertas que ya estn negadas internamente. Este es el caso de la compuerta NAND: es simplemente la negacin de la compuerta AND vista anteriormente. Esto modifica su tabla de verdad, de hecho la invierte (se dice que la niega) quedando que la salida solo ser un 0 cuando todas sus entradas estn en 1. El pequeo crculo en su salida es el que simboliza la negacin. El numero de entradas debe ser como mnimo de dos, pero no es raro encontrar NAND de 3 o mas entradas

Agregando una etapa NOT a una compuerta AND obtenemos una NAND.

Compuerta NOR

Agregando una etapa NOT a una compuerta OR obtenemos una NOR.

OBJETIVOS Estudiar la operacin de las compuertas NOR y NAND interconectadas con realimentacin para inducir comportamiento de cerrojo.3 Manejo de los latchs en nuestra vida cotidiana.

COMPONENTES, INSTRUMENTOS Y HERRAMIENTAS

COMPONENTES 1 IC 7402 1 IC 7400 2 Diodos Led Rojos 3 Resistencias De 330

HERRAMIENTAS Cables UTP, Para Puentes De Conexin. Pinza De Punta Plana. Pinza Pelacables. . INSTRUMENTOS Fuente De Voltaje Graduable. Multimetro Tablero De Conexiones o Protoboard.

Resultados 1. Simulacin latch con compuerta NOR e imagen correspondiente de la practica que corrobora los resultados. Se llevaron los dos interruptores a la posicin de abierto obteniendo el siguiente resultado :

Grafico N1 (R=0, S=0) Imagen N1(R=0, =0)

Luego se accion el interruptor con la funcin SET obtenindose lo siguiente:

Grafico N2(R=1,S=0) Imagen N2 (R=1, S=0)

Ms Tarde se accion el interruptor con la funcin RESET y se desactivo la funcin SET obtenindose lo siguiente:

Grafico N3(R=0,S=1) Imagen N3(R=0,S=1)

Despus el interruptor con la funcin RESET y el interruptor con la funcin SET se activaron simultneamente obtenindose lo siguiente:

Grafico N4 (R=1, S=1) ESTADO PROHIBIDO (LED INTERMITENTE)

Imagen N4 (R=1, S=1) INDETERMINADO (LED INTERMITENTE)

2. Simulacin latch con compuerta NAND e imagen correspondiente de la practica que corrobora los resultados.

Grafica N5(R=0, S=0)

Grafico N6(R=1, S=0)

Grafico N7(R=0, S=1)

Grafico N8(R=1, S=1)

OBSERVACIONES Se tuvieron inconvenientes en el montaje de los circuitos del lacth S-R NOR y latch S-R NAND pero al final se lograron alcanzar las metas propuestas en el desarrollo de la gua y las metas personales.

ANLISIS DE RESULTADO

El funcionamiento del latch R-S con entrada activa a nivel alto se deriva del comportamiento de la puerta NOR .Si una de las entradas de una puerta NOR (de dos entradas) se mantiene a 0 la salida ser la inversa de la otra entrada. En consecuencia si en el latch R y S son 0, la salida del circuito se mantendr en el estado anterior a esa combinacin. Si la entrada R del latch se pone a 1 mientras que la entrada S permanece a 0, la salida Q se pondr a 0 sin importar su estado previo (en una puerta NOR en cuanto hay una entrada a 1 la salida es 0) y a su vez la salida negada, Q se pondr a 1, el latch pasar al estado de Reset. Si ahora R vuelve a 0 el circuito entrar de nuevo en su modo de memoria. De manera similar si S se lleva a 1 mientras R permanece a 0, entonces la salida negada Q se pondr a 0, con lo que la salida Q se colocar a 1 el latch estara en su saluda en un nivel alto. Al comparar el funcionamiento de una puerta NAND con otra NOR podemos ver que si bien una puerta NOR se asemeja a un inversor cuando una de sus entradas est conectada a 0, la puerta NAND se asemeja a un inversor cuando una de sus entradas est conectada a 1 Por tanto el modo de memoria del latch corresponde en este caso con las dos entradas a 1. Si la entrada S se lleva a nivel bajo 0 la salida Q se pone a 1 (SET) y si la entrada R se lleva a nivel bajo 0 la salida Q ser 0 (RESET). De ah que a este latch se le d el nombre de latch con entrada activa a nivel bajo. El estado prohibido del latch R-S con compuerta NOR se da cuando las entradas R y S estn en su nivel alto en comparacin con el latch R-S con compuerta NAND donde su estado prohibido se da cuando las entradas R y S estn en un nivel alto.

CONCLUSIONES De la prctica anterior se puede concluir lo siguiente, en el latch SR con la compuerta NOR cuando: La entrada R activa (1) realiza un RESET del latch (pone la salida a 0). La entrada S activa (1) realiza un SET del latch (pone la salida a 1 ). Si las entradas estn desactivadas (R=0 y S=0) la salida del latch no cambia (Qn=Qn-1).

Si se activan las dos entradas (R=1 y S=1) el circuito no funciona correctamente (Q=0 y Q =0). El latch tiene una memoria temporal donde se almacenan y se mantiene un estado anterior.

BIBLIOGRAFIA

WWW.WIKIPEDIA.ES/FLIP_FLOPS SISTEMAS DIGITALES - RONALD J. TOCCI