Sie sind auf Seite 1von 11

UNIVERSIDAD TECNOLGICA DE PANAM CENTRO REGIONAL DE AZUERO

FACULTAD DE INGENIERA ELCTRICA LICENCIATURA EN INGENIERA ELECTROMECNICA

Circuitos Electrnicos II

Laboratorio Polarizacin de Transistor JFET

Facilitador Francisco Canto

Educandos Edison Baule Cheyn Rodrguez Yahir Ordez 6-714-1956 6-714-364 6-714-2281

Realizado el 10 de abril Primer Semestre 2012

INTRODUCCIN
Un transistor es un dispositivo electrnico que permite amplificar una seal, as como conmutarla, rectificarla u oscilar la misma. Los transistores se dividen en familias y entre ellas estn: BJT y FET. Los BJT son transistores bipolares de capas PN que permiten el paso de la corriente entre sus terminales, se denominan bipolares debido a que el paso de la corriente se da en una regin hueca o positiva y la otra en la regin donde hay exceso de electrones. Por otro lado est la familia de los FET que se divide a su vez en dos grandes grupos JFET y MOSFET. Los JFET son transistores de unin de efecto de campo y se caracterizan porque no se pueden polarizar en la regin inversa. En este laboratorio estudiamos el transistor JFET, simulamos el mismo con la ayuda de MULTISIM, determinamos diversos parmetros como la corriente que pasa por el drain o drenaje (ID), el voltaje que existe entre la puerta (gate) y la fuente (source) VGS, el voltaje VDS. En este informe detallamos el procedimiento que se mostr en la gua de laboratorio, elaboramos las grficas donde claramente se ve el comportamiento del JFET, pudimos comprobar los valores entre el circuito simulado y el real.

MARCO TERICO
El JFET est constituido por una barra de silicio tipo N o canal N, introducido en una barra o anillo de silicio tipo P tal como se muestra en la Fig. A Los terminales del canal N son denominados SURTIDOR (SOURCE) y DRENADOR (DRAIN). El anillo forma el tercer terminal del JFET llamado COMPUERTA (GATE). Inicialmente circula una corriente por la compuerta, pero posteriormente la corriente circula nicamente desde el surtidor del drenaje sin cruzar la juntura PN.

El control de esta corriente se efecta por medio de la aplicacin de un voltaje de polarizacin inverso, aplicado entre la compuerta y el surtidor (VGS), formando un campo elctrico el cual limita el paso de la corriente a travs del canal N (Fig.B). Al aumentar el voltaje inverso, aplicado a la compuerta, aumenta el campo elctrico, y la corriente de Surtidor al Drenaje disminuye. Tambin se construyen JFETs con barra de silicio tipo P y anillos de silicio tipo N, denominndose JFET canal P. El voltaje aplicado entre el Drenaje y el Surtidor (VDS), no debe sobrepasar el voltaje de ruptura (tpicamente 50V) porque destruira el dispositivo. Si se aplica polarizacin directa a la compuerta, circular una alta corriente por la compuerta que puede destruir el JFET si no est limitada por una resistencia en serie con la compuerta. Para el transistor de efecto de campo la relacin entre las cantidades de entrada y de salida es no lineal, debido al trmino cuadrtico en la ecuacin de Shockley. Las relaciones lineales resultan en lneas rectas cuando se dibujan en una grfica de una variable en funcin de la otra, mientras que las relaciones no lineales dan como resultado curvas como las que se obtuvieron para las caractersticas de transferencia de un JFET.

MATERIALES
Fuente de Voltaje (VDC) Transistor ECG312 (JFET) Resistencias Multmetro Protoboard y Cables de Conexin

PROCEDIMIENTO
1. Siguiendo las indicaciones del profesor, desarrollamos el siguiente procedimiento en orden. 2. Primera Parte 2.1 Utilizando el programa de simulacin de circuitos, Multisim, implementamos el circuito de la siguiente figura. De igual manera lo armamos en protoboard.

2.2 Mientras mantuvimos VGS en 0 V, variamos VDS y as obtuvimos los siguientes valores de ID. VGS = 0 V
VDS (V) ID (mA) simulado ID (mA) real 0 0 0 1 1,3 3,8 2 1,57 4,60 3 1,58 4,70 4 1,59 4,74 5 1,6 4,77 6 1,6 4,8 7 1,61 4,82 8 1,62 4,83 9 1,63 4,84

2.3 Repetimos el mismo procedimiento para VGS = -1, -2 y -3 V. VGS = -1 V


VDS (V) ID (mA) simulado ID (mA) real 0 0 0 1 0,261 4,16 2 0,262 4,6 3 0,263 4,69 4 0,265 4,75 5 0,266 4,78 6 0,268 4,80 7 0,269 4,82 8 0,270 4,84 9 0,273 4,84

VGS = -2 V
VDS (V) ID (mA) simulado ID (mA) real 0 0 0 1 0 4,27 2 0 4,67 3 0 4,70 4 0 4,74 5 0 4,77 6 0 4,80 7 0 4,82 8 0 4,83 9 0,002 4,84

VGS = -3 V
VDS (V) ID (mA) simulado ID (mA) real 0 0 0 1 0 4,09 2 0 4,60 3 0 4,69 4 0 4,74 5 0 4,77 6 0 4,80 7 0 4,82 8 0 4,83 9 0,0018 4,84

2.4 Trazamos las curvas caractersticas del JFET graficando las tablas anteriores.

2.5 Fijamos el valor de VDS a 5 V y variamos el valor de VGS segn la siguiente tabla para obtener los valores de ID.
VGS (V) ID (mA) simulado ID (mA) real -3 0 4,79 -2,5 0 4,78 -2 0 4,78 -1,5 0,02 4,78 -1 0,266 4,78 -0,5 0,792 4,78 0 1,60 4,78

2.6 Haga una grfica de la tabla anterior.

3. Segunda Parte 3.1 Utilizando el programa de simulacin de circuitos, Multisim, implementamos el circuito autopolarizado de la siguiente figura. De igual manera lo armamos en protoboard y medimos los valores de VD, ID, VGS, VDS.

RS () 1k Circuito en Multisim (simulado) VD (V) 9,97 ID (mA) 1,02 VGS (V) -1,02 VDS (V) 8,95 Circuito en Protoboard (real) VD (V) 10,15 ID (mA) 0,88 VGS (V) -0,86 VDS (V) 9,29

10k 11,69 0,151 -1,53 10,16 11,70 0,13 -1,29 10,45

100 5,35 3,32 -0,332 5,02 6,09 3,07 -0,28 5,81

50k 11,93 0,032 -1,70 10,23 12,17 0,03 -1,48 10,67

1M 12,00 0 -1,81 10,18 12,23 0,0016 -1,69 10,49

3.2 Repetimos el procedimiento anterior para el siguiente circuito polarizado con divisor de tensin.

R1 () 1M R2 () 1M R4 () 1M Circuito en Multisim (simulado) VD (V) 11,98 ID (A) 7,105 VGS (V) -1,777 VDS (V) 4,203 Circuito en Protoboard (real) VD (V) 12,24 ID (A) 7,4 VGS (V) -1,59 VDS (V) 4,57

1M 50k 1M 11,994 1,776 -1,81 9,613 12,23 2,2 -1,68 9,89

50k 1M 1M 11,97 12,434 -0,538 0,0032 12,21 11,9 -0,56 0,0022

1M 1M 50k 11,624 150,99 -1,527 4,096 11,89 138,7 -1,29 4,43

1M 1M 500 2,555 3778 0,500 0,6624 2,37 3930 0,56 0,37

CONCLUSIONES
Al realizar la experiencia sobre las compuertas lgicas hemos concluido que: La diferencia principal entre las un JFET y un BJT es el hecho de que el BJT es un dispositivo controlado por corriente, mientras que el transistor JFET es un dispositivo controlado por voltaje. En otras palabras, la corriente IC es una funcin directa del nivel de IB. Para el FET la corriente ID ser una funcin del voltaje VGS aplicado a la entrada del circuito. La semejanza que hay entre el JFET y un transistor bipolar es que ambos dispositivos tienen tres terminales de conexin externas, ambos tiene dos diodos internos con una barrera de potencial de 0.7 V y ambos tienen tres regiones de inters. Adems ambos pueden amplificar una seal de entrada y son dispositivos de control de corriente IC o ID. Una de las principales caractersticas de un JFET es que no se puede polarizar en inversa. Las regiones de trabajo de un JFET es la regin de saturacin, sin embargo existe otra regin llamada hmica donde algunas veces el transistor puede caer. Los JFET pueden ser de dos canales, canal n y canal p, en el primero el voltaje pinch (Vp) es negativo y sus curvas de transferencia es una parbola que va hacia el lado positivo de las abscisas, mientas que un canal n es todo lo contrario. Mientas bamos realizando la experiencia pudimos notar que entre el circuito simulado y el real la diferencia entre los parmetros medidos eran casi iguales, por lo que el uso de MULTISIM es muy preciso a la hora de simular circuitos.

BIBLIOGRAFA
Microsoft Encarta 2009. 1993-2008 Microsoft Corporation. Apuntes de la Clase.