Sie sind auf Seite 1von 13

CIRCUITOS LGICOS COMBINACIONALES (Medium Scale Integration)

1. EL SUMADOR SEMI-SUMADOR El circuito sumador binario ms simple es el semi-sumador (half adder), es un circuito con dos lneas de entrada y dos de salida, una correspondiente a la suma de las entradas y la otra al posible acarreo. Adicin Binaria:

Suma de dos bits: Entradas A 0 0 1 1 B 0 1 0 1 Salidas suma 0 1 1 0 acarreo 0 0 0 1

Suma de dos bits:

Suma de dos bits:

Suma de dos bits con acarreo de entrada: Se necesita un sumador completo que considere el acarreo anterior como una entrada ms.

SUMADOR COMPLETO:

SUMADOR DE CUATRO BITS:

2. EL COMPARADOR: Los comparadores permiten obtener tres seales de salida en funcin de los datos A y B de entrada sean A>B, A=B o A<B. Los cuales estn cayendo en desuso. Indican si la salida de los datos de entrada son iguales, si uno es mayor que el otro o viceversa.

Diagrama del Circuito de un Comparador de 8 bits:

Tabla de Verdad:

A1

A0

B1

B0

A > B 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0

A = B 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1

A < B 0 1 1 1 0 0 1 1 0 0 0 1 0 0 0 0

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

3. EL DECODIFICADOR: Es un circuito lgico que convierte un cdigo binario de entrada de m bits en n lneas de salida de manera tal que cada una de estas lneas solo sea activa para una posible combinacin de entradas.

A A 1 A
2

Qo Q Q12
DECODIFICADOR

A
M
M entradas, varias entradas ACTIVOS ( 2 )
n

QN
Q N salidas de N bits, solo una salida es activa

DECODIFICADOR DE 4 BITS: Para decodificar 4 bits se necesitan 16 bits de salida, conocido tambin como decodificador de 4 a 16 lneas.

CONVERTIDORES DE CDIGO:

4. EL CODIFICADOR: Un codificador tiene varias lneas de entrada, solo una de las cuales se activa en un momento dado, y produce un cdigo de salida de N bits, segn la entrada se active. Es un circuito combinatorio que cuenta con un nmero determinado de entradas, de las cuales slo una tiene el estado lgico 1, y se genera un cdigo de varios bits que depende de cul sea la entrada excitada.

Ao A1 A2 CODIFICADOR

Qo
Q1

Q2

AM-1 M entradas solo una ALTA a la vez

QN-1

Cdigo de salida de N bits

4.1. Codificadores sin prioridad: Los codificadores sin prioridad son aquellos que cuando se les aplican dos o ms seales de entrada presentan una salida que no corresponde a la codificacin de una seal de entrada. Si estn activados dos o ms interruptores a la vez el cdigo ser incorrecto, ya que conducirn todos los diodos activados. Tabla de Verdad para un codificador de 8 entradas.
Entradas E0 E1 E2 E3 E4 E5 E6 E7 A2 0 0 0 0 1 1 1 1 A1 0 0 1 1 0 0 1 1 A0 0 1 0 1 0 1 0 1

A2 = E4 + E5 + E6 + E7 A1 = E2 + E3 + E6 + E7 A0 = E1 + E3 + E5 + E7
4.2. Codificadores con Prioridad: Para evitar los errores que se producen en un codificador sin prioridad se encuentran los codificadores prioritarios, es decir, en los que las salidas representan el cdigo binario correspondiente a la entrada activa que tenga mayor valor decimal (prioridad ascendente), en caso de que varias entradas estn activadas simultneamente. Cuando la entrada que acta sobre la salida es la menor de todas las entradas activadas, se denomina prioridad descendente. En la siguiente figura tenemos como ejemplo de codificador con prioridad ascendente el circuito integrado TTL 74148, que tiene 8 (23) lneas de entrada (0 a 7), y 3 lneas de salida. La relacin de pines de este integrado es la siguiente: 0, 1, 2, 3, 4, 5, 6, 7: entradas activas a niveles bajos (0V). EI: entrada de inhibicin que debe estar a nivel bajo (0V) para que se realice la codificacin. C, B y A: en las salidas aparecen, activas tambin a nivel bajo (0V), los datos codificados en binario de tres bits (4-2-1). E0: que, en nivel bajo, indica que ninguna de las entradas es activa (sirve para distinguir entre las situaciones de activacin de la entrada 0 y ninguna entrada activa, ya que en ambos casos las salidas estn a nivel alto). GS: que pasa a nivel bajo cuando alguna de las entradas es activa.

5. EL MULTIPLEXOR: Un multiplexor (MUX) o selector de datos es un circuito lgico combinacional con cierto nmero de lneas de entrada (M), cierto numero de lneas de seleccin (N) y una lnea nica de salida (Y) que dirige o enruta una informacin desde una de las entradas hasta la salida de acuerdo al cdigo presente en sus lneas. Las lneas de entrada se denominan generalmente canales. En general con N lneas de seleccin es posible direccionar hasta M=2N canales.

Multiplexores de 4 canales:

Multiplexor 74151: