FUNDAO NOKIA DE ENSINO

LABORATRIO DE ELETRNICA DIGITAL CIRCUITOS SEQUENCIAIS: LATCH E FLIP FLOPS

MANAUS-AM 01/08/2011

REBECA NUNES N: 29 2 ANO DE ELETRNICA

LABORATRIO DE ELETRNICA DIGITAL CIRCUITOS SEQUENCIAIS: LATCH E FLIP FLOPS Relatrio apresentado disciplina de Eletrnica Digital, ministrada pelo professor Aguiar para obteno de nota parcial do 3 bimestre.

MANAUS-AM 01/08/2011 2

SUMRIO INTRODUO FUNDAMENTAO TERICA METODOLOGIA RESULTADOS ANLISE DE RESULTADOS CONCLUSO BIBLIOGRAFIA E SITES 4 5 6 8 10 11 12

INTRODUO Os circuitos sequenciais so aqueles que apresentam o estado de memria, de maneira que as condies de entrada anteriores passam a ter efeito sobre as sadas atuais. Tais circuitos so compostos por uma configurao de portas lgicas, conectadas de forma a armazenar informao. Em laboratrio, foi realizado um experimento que consistia na construo dos circuitos sequenciais a partir de portas lgicas a fim de possibilitar a anlise comportamental destes circuitos.

FUNDAMENTAO TERICA CIRCUITOS SEQUENCIAIS So aqueles cujas sadas no dependem exclusivamente das entradas, mas tambm do estado do circuito. O estado corresponde aos bits armazenados nos elementos de memria existentes nos circuitos seqenciais, devido a esse estado de memria a mesma combinao de entrada pode resultar em valores diferentes de sada. LATCH Latchs so elementos bsicos que permitem armazenar um bit de informao a partir dos quais se constroem os flip-flops. Eles so construdos com portas NAND, sendo chamado , ou NOR, chamado RS, ocorrendo diferena no resultado obtido que seriam que no NOR, R e S so ativos em ALTO ao invs de BAIXO, o estado de repouso para R=S=0, Q colocado em nvel ALTO para S em ALTO e em nvel BAIXO para R em ALTO. Os tipos de LATCH so: LATCH RS cujas entradas so R e S, respectivamente, as quais limpam e setam a sada Q, assim o resumo das operaes passa a ser: para R=S=0 no h mudana no estado de sada; para R=0 e S=1, Q=1; para R=1 e S=0; Q=0; R=S=1, essa situao tenta limpar e setar o latch ao mesmo tempo, e produz Q= =1, se as entradas retornam a zero simultaneamente, o resultado ser imprevisvel. Este tipo de latch pode ainda apresentar uma varivel de controle que permite controlar melhor o armazenamento de informao. LATCH D possui uma entrada D e uma entrada de habilitao, enable. Seu funcionamento bem simples j que a sada Q igual entrada D, sendo por isso chamado de transparente. A entrada de habilitao semelhante ao clock dos flip flops, mas no depende de transies. Quando a habilitao est em BAIXO no ocorre mudana, quando est em ALTO, a entrada D passa a surtir efeito.

METODOLOGIA Para a realizao do experimento foi necessrio o seguinte material: uma fonte de tenso, a placa didtica (matriz de contato), os CIs 7400 e 7402 e resistores de 330. Antes da construo dos circuitos propostos foi verificada a condio dos componentes, dos quais os LEDs que no estavam em boas condies foram trocados, e houve consulta da pinagem dos CIS utilizados nos Datasheets, para ento se desenhar os projetos que se encontram a seguir:

Figura 1

Figura 2

Figura 3

Figura 4 A figura 1 refere-se ao tpico 2 do procedimento experimental, o qual requer a montagem de um latch RS com portas NORs. A figura 2 ao tpico 3, a figura 3 ao tpico 4, e a figura 4 ao tpico 5. A sequncia de montagem foi: depois de colocar o CI na placa, todos os pontos que necessitavam ser conectados (segundo o projeto) o foram, em seguida foram acrescidos os resistores e LEDs, os quais se conectam terra. O ponto de terra e de Vcc so identificados, e por fim, aplica-se a tenso.

RESULTADOS Para o lacth RS assncrono com portas NORs: S 0 0 1 1 R 0 1 0 1 Q 0 0 1 0 1 1 0 0 (estado proibido)

Para o latch RS assncrono com portas NANDs: S 0 0 1 1 R 0 1 0 1 Q 0 0 1 1 1 1 0 1 (estado proibido)

Para o biestvel tipo RS com controle: Ck 0 0 0 0 1 1 1 1 S 0 0 1 1 0 0 1 1 R 0 1 0 1 0 1 0 1 Q 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 1 (estado proibido)

Para o biestvel tipo D: Ck 0 0 1 1 D 0 1 0 1 Q 0 0 0 1 1 1 1 0

ANLISE DE RESULTADOS Os dois primeiros circuitos apresentam o mesmo comportamento, diferindo apenas quanto ao estado proibido, o que de certa forma contraria o assunto abordado em sala de aula. Para o primeiro, construdo com portas NOR, o estado proibido resultava em ambos os LEDs apagados, sendo as entradas 1, a soma a ser complementada seria necessariamente 1, assim se tem o resultado 00; j o segundo, com portas NAND, com ambos acesos, posto que sendo as entradas 0, o produto a ser complementado ser 0, o que resulta em 1. O comportamento tido como igual o estado de permanncia em 00, Q=1 em 10 e Q=0 em 01, comportamento que coincide com o previsto pela teoria para latch RS. Os dois outros circuitos so sncronos, sendo ambos construdos a partir do latch tipo RS, o que implicou, neste caso, em utilizar portas NAND. Em ambos, h entrada de controle ou habilitao, quando esta igual a zero no h mudana de estado, o que se mostra na tabela atravs do resultado Q=0 e = 1, quando est em 1, observa-se mudana de estado, sendo Q=D. A principal diferena percebida atravs dos resultados entre estes circuitos a ausncia de estado proibido no biestvel tipo D. Todos os circuitos apresentados so latch posto que nenhum controlado por transies, mas apenas por nveis lgicos. O biestvel tipo D sncrono tem como uma de suas aplicaes transferncia paralela de dados, ou seja, mais de um dado transferido ao mesmo tempo.

10

CONCLUSO No processo de montagem, obteno e anlise dos resultados foi possvel verificar as diferenas principais dos circuitos utilizados, tais diferenas j foram abordadas anteriormente. A configurao utilizada para construir um latch define suas propriedades, tal constatao foi obtida ao perceber-se que o segundo circuito, apesar de construdo com portas NAND, no se comportava como um e sim como RS. Isto explicado pelo fato de as entradas serem complementadas, tornando o que seria um latch em um RS. A nica diferena que persistiu relacionada ao tipo de porta utilizada foi o resultado nas sadas para o estado proibido. Por fim, pode-se perceber as aplicaes gerais dos latchs e, por conseqncia, dos FFs, constitudos de latchs. As aplicaes referem-se: ao armazenamento de dados, propriedade verificada no estado de permanncia, geralmente 00; transferncia de dados, como exemplo h o latch tipo D, que envia a entrada D para a sada Q; deslocamento serial de dados, quando h a construo de registradores, constitudos de flip flops; contagem e diviso de freqncia, aplicao que surge em configuraes cujas bases so essencialmente latchs tambm.

11

BIBLIOGRAFIA e Janeiro:LTC, 2000. . istemas igitais rinc pios e Aplica es. edio. io de

12