METODOLOGIA DE DISEO DE CIRCUITOS INTEGRADOS DIGITALES

MANUEL JESS BELLIDO DAZ ANGEL BARRIGA BARROS

INTRODUCCIN

METODOLOGA DE DISEO

TCNICAS DE IMPLEMENTACIN DE CID

COMPARACIN ENTRE LAS TCNICAS DE IMPLEMENTACIN

DEFINICIN DE CIRCUITO INTEGRADO

MICROCIRCUITO ELECTRNICO IMPLEMENTADO EN UNA PASTILLA DE MATERIAL SEMICONDUCTOR Y COMPUESTO BSICAMENTE POR DOS TIPOS DE COMPONENTES: TRANSISTORES Y CONEXIONES

QUEDA CARACTERIZADO POR UN PROCESO TECNOLGICO

PROCESO TECNOLGICO
PROCESO MEDIANTE EL QUE SE FABRICA EL CIRCUITO INTEGRADO. CONSTA DE UN CONJUNTO DE PROCESOS QUMICOS REALIZADOS SOBRE LA OBLEA DE

MATERIAL

SEMICONDUCTOR

(P.EJ.,

ATACADOS,

IMPLANTACIONES,

DEPOSICIONES DE MATERIAL, OXIDACIONES, LITOGRAFAS, ETC.) TRAS LOS CUALES SE OBTIENE COMO RESULTADO EL CIRCUITO INTEGRADO.

CADA UNO DE LOS PROCESOS QUMICOS SE APLICA SOBRE LA OBLEA INTERPONIENDO A ESTA UNA DETERMINADA MSCARA QUE SELECCIONA SOBRE QUE PARTES DE LA OBLEA DEBE REALIZARSE DICHO PROCESO.

PASOS DEL PROCESO DE FABRICACIN DE UN INVERSOR CMOS

PASOS DEL PROCESO DE FABRICACIN DE UN INVERSOR CMOS

PASOS DEL PROCESO DE FABRICACIN DE UN INVERSOR CMOS

PUNTO DE PARTIDA DE LA FABRICACIN DE CIRCUITOS INTEGRADOS: EL LAYOUT

LAYOUT: PATRONES GEOMTRICOS DEL CONJUNTO DE CAPAS QUE CARACTERIZAN A UN DETERMINADO PROCESO TECNOLGICO

OBJETIVO DEL PROCESO DE DISEO DE CID:

OBTENER UN LAYOUT QUE RESPONDA A LAS ESPECIFICACIONES DE FUNCIONAMIENTO DEL SISTEMA DIGITAL QUE SE PRETENDE DISEAR Y, QUE EN LA MEDIDA DE LO POSIBLE, ESTE LIBRE DE ERRORES.

CARACTERSTICA BSICA DE LOS PROCESOS TECNOLGICOS ACTUALES:

. ALTA DENSIDAD DE INTEGRACIN. CIRCUITOS INTEGRADOS TIPO VLSI.

CARACTERSTICA BSICA DE LOS PROCESOS TECNOLGICOS ACTUALES:

PERMITEN INCORPORAR SISTEMAS DIGITALES MUY COMPLEJOS EN UN NICO CHIP.

CARACTERSTICAS DEL PROCESO DE DISEO DE CID:

GRAN COMPLEJIDAD EN EL DISEO.

NECESIDAD DE ESTABLECER UNA METODOLOGA PARA DESARROLLAR EL PROCESO DE DISEO CORRECTAMENTE.

CONDICIONANTES DE LA METODOLOGA DE DISEO:

REQUERIMIENTOS DE LOS PRODUCTOS ELECTRNICOS.

TCNICAS DE IMPLEMENTACIN DE CID

HERRAMIENTAS SOFTWARE DISPONIBLES PARA REALIZAR EL DISEO

INTRODUCCIN METODOLOGA DE DISEO

NIVELES DE DESCRIPCCIN
NIVEL DE ARQUITECTURA NIVEL DE TRANSFERENCIA ENTRE REGISTROS NIVEL DE CONMUTACIN NIVEL GEOMTRICO

q q q

MTODO TOP-DOWN VERIFICACIN SNTESIS AUTOMTICA Y ENTORNOS INFORMATICOS DE AYUDA AL DISEO

TCNICAS DE IMPLEMENTACIN DE CID COMPARACIN ENTRE LAS TCNICAS DE IMPLEMENTACIN NIVELES DE DESCRIPCCIN:

NIVEL ARQUITECTURAL

NIVEL DE TRANSFERENCIA ENTRE REGISTROS

NIVEL DE CONMUTACIN

NIVEL GEOMTRICO

METODOLOGA DE DISEO
u ENTRADA: ESPECIFICACIONES DEL SISTEMA DIGITAL QUE SE VA A DISEAR DISEO ARQUITECTURAL:
REPRESENTACIN ESTRUCTURAL A NIVEL DE BOQUES FUNCIONALES

DESCRIPCIN DEL COMPORTAMIENTO IDENTIFICANDO LA OPERACIN DE CADA UNO DE LOS BLOQUES DE LA REPRESENTACIN ESTRUCTURAL

BLOQUES FUNCIONALES:
r UNIDADES DE MEMORIA, INTERFASES DE ENTRADA-SALIDA, UNIDADES DE PROCESADO, UNIDADES DE CONTROL.

EJEMPLO DE DISEO EN EL NIVEL ARQUITECTURAL

r ESPECIFICACIN DEL SISTEMA DIGITAL: SISTEMA COMPUTADOR QUE PUEDA EJECUTAR PROGRAMAS SIMPLES CON OPERACIONES DE SUMA, RESTA Y

ALMACENAMIENTO DE DATOS DE UNA MEMORIA, EN LA QUE TAMBIN ESTA ALMACENADO EL PROGRAMA

METODOLOGA DE DISEO: NIVEL ARQUITECTURAL METODOLOGA DE DISEO: NIVEL ARQUITECTURAL

u u ENTRADA: DISEO ARQUITECTURAL DISEO DE TRANSFERENCIA ENTRE REGISTROS:
REPRESENTACIN ESTRUCTURAL DE CADA UNO DE LOS SUBSISTEMAS A NIVEL DE COMPONENTES RT.

DESCRIPCIN DEL COMPORTAMIENTO IDENTIFICANDO LA TRANSFERENCIA DE DATOS ENTRE LOS REGISTROS QUE PERMITEN REALIZAR LAS

OPERACIONES DEL SISTEMA

COMPONENTES RT:
r DE ALMACENAMIENTO DE DATOS: REGISTROS, CONTADORES, PALABRAS DE UNA MEMORIA, ETC

DE PROCESAMIENTO DE DATOS: SUMADORES, ALU, MULTIPLEXORES, ETC

DE CONEXIN DE COMPONENTES: BUSES DE DATOS, BUSES DE CONTROL

METODOLOGA DE DISEO: TRANSFERENCIA ENTRE REGISTROS (RT)

METODOLOGA DE DISEO: TRANSFERENCIA ENTRE REGISTROS

u u

ENTRADA: DISEO RT DISEO DE CONMUTACIN:

CIRCUITO DIGITAL CONSTRUIDO CON PUERTAS LGICAS Y BIESTABLES.

OPERACIN ANIVEL DE BITS EN VEZ DE DATOS. SE MANEJAN SEALES EN VEZ DE BUSES.

DESCRIPCCIN DEL COMPORTAMIENTO A NIVEL DE TABLAS DE ESTADO (ELEMENTOS SECUENCIALES) O TABLAS DE VERDAD (ELEMENTOS

COMBINACIONALES).

METODOLOGA DE DISEO: NIVEL DE CONMUTACIN METODOLOGA DE DISEO: NIVEL DE CONMUTACIN

u ENTRADA: DISEO A NIVEL DE PUERTAS LGICAS

DISEO GEOMTRICO:
OBTENCIN DEL LAYOUT: PATRN GEOMTRICO DEL CONJUNTO DE CAPAS QUE PERTENECEN A UN DETERMINADO PROCESO TECNOLGICO.

EL

LAYOUT

FINAL

DEPENDE

FUERTEMENTE

DE

LA

TCNICA

DE

IMPLEMENTACIN UTILIZADA PARA FABRICAR EL CIRCUITO INTEGRADO.

TAREAS BSICAS DE CONSTRUCCIN DEL LAYOUT:. CONSTRUCCIN DE LAS CELDAS DE LOS COMPONENTES LGICOS COLOCACIN DE LAS CELDAS (PLACEMENT) CONEXIONADO DE CELDAS (ROUTING)

METODOLOGA DE DISEO: NIVEL GEOMTRICO

REPRESENTACIONES ESTRUCTURALES Y DESCRIPCIONES DE COMPORTAMIENTO

NIVEL ARQUITECTURAL

NIVEL DE TRANSFERENCIA ENTRE REGISTROS

NIVEL DE CONMUTACIN

NIVEL GEOMTRICO

METODOLOGA DE DISEO: MTODO TOP-DOWN

DESCRIPCIONES FSICAS

NIVEL ARQUITECTURAL

NIVEL DE TRANSFERENCIA ENTRE REGISTROS

NIVEL DE CONMUTACIN

NIVEL GEOMTRICO

METODOLOGA DE DISEO: MTODO BOTTOM-UP METODOLOGA DE DISEO: MTODO TOP-DOWN

NIVEL ARQUITECTURAL:
ANLISIS FUNCIONAL DE LA

ARQUITECTURA PARA COMPROBAR QUE SE AJUSTA A LAS ESPECIFICACIONES DEL SISTEMA.

NIVEL DE TRANSFERENCIA ENTRE REGISTROS:

ANLISIS DEL COMPORTAMIENTO DEL DISEO CICLO DE RELOJ A CICLO DE RELOJ PERO SIN INCLUIR LOS RETRASOS DE PROPAGACIN DE LOS COMPONENTES DEL SISTEMA.

NIVEL DE CONMUTACIN:
ANLISIS DE DISEO INCLUYENDO YA LOS RETRASOS DE PROPAGACIN DE LOS DISPOSITIVOS QUE FORMAN PARTE DEL SISTEMA.

NIVEL GEOMTRICO:
CHEQUEO DE REGLAS DE DISEO Y ELCTRICAS.

EXTRACCIN Y COMPARACIN CON EL NIVEL LGICO.

PROCESO DE BACK-ANNOTATION

SNTESIS AUTOMTICA: PERMITEN RECORRER DE FORMA AUTOMTICA TODO EL PROCESO DE DISEO

ENTRADA: ESPECIFICACIONES DEL SISTEMA.

SALIDA: LAYOUT FINAL

ENTORNOS INFORMTICOS DE AYUDA AL DISEO DE CID

HERRAMIENTAS DE SNTESIS Y VERIFICACIN DE LOS DIFERENTES NIVELES.

LENGUAJES DE DESCRIPIN DE HARDAWARE (HDLs)

HERRAMIENTAS MS USUALES: SNTESIS LGICA SIMULADORES FUNCIONALES SIMULADORES LGICO-TEMPORALES SNTESIS DE LAYOUT EDITORES Y GENERADORES DE LAYOUT CHEQUEADORES DE REGLAS EXTRACTORES DE LAYOUT COMPARADORES LGICOS

METODOLOGA DE DISEO: HERRAMIENTAS DE CAD

INTRODUCCIN METODOLOGA DE DISEO TCNICAS DE IMPLEMENTACIN DE CID q q FULL-CUSTOM SEMI-CUSTOM

CELDAS ESTNDARES MATRIZ DE PUERTAS

DISPOSITIVOS PROGRAMABLES: FPGAs

COMPARACIN ENTRE LAS TCNICAS DE IMPLEMENTACIN

DISEO COMPLETAMENTE A MEDIDA:

CONSTRUCCIN DEL ESQUEMTICO A NIVEL DE TRANSISTORES.

CONSTRUCCIN DEL LAYOUT.

GUIN DEL TEMA

TCNICAS DE IMPLEMENTACIN: FULL-CUSTOM

NIVEL DE CONMUTACIN

VERIFICACIN

NIVEL DE TRANSISTORES VERIFICACIN

NIVEL GEOMTRICO VERIFICACIN

TCNICAS DE IMPLEMENTACIN: FULL-CUSTOM

u DISEO DEL MULTIPLEXOR 2:1

VERIFICACIN DEL MULTIPLEXOR 2:1

TCNICAS DE IMPLEMENTACIN: FULL-CUSTOM

u DISEO DEL MULTIPLEXOR 2:1

AREA DEL DISEO: 670M2

TCNICAS DE IMPLEMENTACIN: FULL-CUSTOM

VENTAJAS:
CIRCUITO INTEGRADO DE MUY ALTAS PRESTACIONES.

INCONVENIENTES:
NECESIDAD DE MUCHOS RECURSOS Y AUMENTO EXCESIVO DEL TIEMPO DE DISEO.

TCNICAS DE IMPLEMENTACIN: FULL-CUSTOM

INTRODUCCIN

METODOLOGA DE DISEO TCNICAS DE IMPLEMENTACIN DE CID q q FULL-CUSTOM SEMI-CUSTOM

CELDAS ESTNDARES MATRIZ DE PUERTAS

DISPOSITIVOS PROGRAMABLES: FPGAs

COMPARACIN ENTRE LAS TCNICAS DE IMPLEMENTACIN

TCNICAS DE IMPLEMENTACIN

METODOLOGA DE DISEO: MTODO TOP-DOWN

NIVEL ARQUITECTURAL

VERIFICACIN

NIVEL DE TRANSFERENCIA ENTRE REGISTROS

VERIFICACIN

NIVEL DE CONMUTACIN

VERIFICACIN GENERACIN AUTOMTICA LAYOUT

TCNICAS DE IMPLEMENTACIN: SEMI-CUSTOM

TCNICAS DE IMPLEMENTACIN DE CID q q FULL-CUSTOM SEMI-CUSTOM

CELDAS ESTNDARES MATRIZ DE PUERTAS

DISPOSITIVOS PROGRAMABLES: FPGAs

TCNICAS DE IMPLEMENTACIN: SEMI-CUSTOM

u CARACTERSTICAS DEL DISEO CON CELDAS ESTNDARES:

EL FABRICANTES PONE A DISPOSICIN DEL DISEADOR UNA LIBRERA CON LAS CELDAS DE LAYOUT DE LOS DISPOSITIVOS LGICOS

EXISTEN HERRAMIENTAS DE GENERACIN AUTOMTICA DE LAYOUT.

PROCESO DE GENERACIN DEL LAYOUT:

SE GENERA A PARTIR DEL DISEO A NIVEL DE CONMUTACIN Y CON LAS CELDAS DE LAYOUT DE LOS COMPONENTES DE ESE DISEO

SE REALIZAN DOS TAREAS: COLOCACIN DE CELDAS CONEXIN ENTRE LAS CELDAS

LAS TAREAS DE PLACEMENT Y ROUTING ESTN AUTOMATIZADAS:

TCNICAS DE IMPLEMENTACIN: CELDAS ESTNDARES

u TIPOS DE CELDAS ESTNDARES:

BLOQUES LGICOS BSICOS: PUERTAS Y BIESTABLES

SUBSISTEMAS COMBINACIONALES: DECODIFICADORES, MULTIPLEXORES, etc

SUBSISTEMAS SECUENCIALES: REGISTROS, CONTADORES

MACROCELDAS: RAMs, FIFOs, ROMs, etc A B

Y VDD

A Y B

ALTURA ESTNDAR

VSS

TCNICAS DE IMPLEMENTACIN: CELDAS ESTNDARES

u CARACTERSTICAS BSICAS DEL LAYOUT:
FILAS DE LA MISMA ANCHURA DE CELDAS ESTNDARES ADOSADAS

ESPACIO ENTRE LAS FILAS DEDICADO A CANALES DE INTERCONEXIN ENTRE CELDAS

TCNICAS DE IMPLEMENTACIN: CELDAS ESTNDARES

u EJEMPLO DE LAYOUT CON MACROCELDAS

TCNICAS DE IMPLEMENTACIN: CELDAS ESTNDARES

u EJEMPLO DE DISEO CON CELDAS ESTNDARES: MULTIPLEXOR 2:1

A Y B

IN

OUT

AB Y MULTIPLEXOR

REA TOTAL 3500M2

TCNICAS DE IMPLEMENTACIN: CELDAS ESTNDARES

u VENTAJAS:
ELIMINA LA NECESIDAD DEL DISEO A NIVEL DE TRANSISTORES

REDUCE FUERTEMENTE EL TIEMPO TOTAL DE DISEO

INCONVENIENTES:
AUMENTA EL REA TOTAL OCUPADA POR EL DISEO

NO SE CONTROLAN ASPECTOS DEL COMPORTAMIENTO DINMICO DE LAS CELDAS: SE PIERDE VELOCIDAD DE OPERACIN

TCNICAS DE IMPLEMENTACIN: CELDAS ESTNDARES

TCNICAS DE IMPLEMENTACIN DE CID q q FULL-CUSTOM SEMI-CUSTOM

CELDAS ESTNDARES MATRIZ DE PUERTAS

DISPOSITIVOS PROGRAMABLES: FPGAs

TCNICAS DE IMPLEMENTACIN: SEMI CUSTOM

u CARACTERSTICAS BSICAS DEL DISEO CON MATRIZ DE PUERTAS
LAS OBLEAS ESTN PREFABRICADAS

INTERCONEXIN ENTRE TRANSISTORES: CAPAS DE METALIZACIN

SE DISPONE DE LIBRERAS DE DISPOSITIVOS LGICOS

Vdd

I N_2 I N_1 OUT

Vss

CARACTERSTICAS BSICAS DEL LAYOUT DE MATRIZ DE PUERTAS

PROCESO CMOS: OBLEA SIN METALIZAR: FILAS DE TRANSISTORES PMOS Y NMOS

OBLEA METALIZADA: CON VARIOS NIVELES DE INTERCONEXIN

TCNICAS DE IMPLEMENTACIN: MATRIZ DE PUERTAS

u EJEMPLO DE LAYOUT CON MATRIZ DE PUERTAS

TCNICAS DE IMPLEMENTACIN: MATRIZ DE PUERTAS

u DETALLE DEL LAYOUT: NIVELS DE INTERCONEXIN

nivel de interconexin Vdd transistores PMOS nivel de interconexin transistores NMOS GND nivel de interconexin

TCNICAS DE IMPLEMENTACIN: MATRIZ DE PUERTAS

u EJEMPLO DE DISEO CON MATRIZ DE PUERTAS: MULTIPLEXOR 2:1

AREA DEL DISEO: 4100M2

TCNICAS DE IMPLEMENTACIN: MATRIZ DE PUERTAS

u VENTAJAS:
LAS OBLEAS ESTN PREFABRICADAS

SE REDUCE EL TIEMPO DE FABRICACI

LAS OBLEAS PREFABRICADAS SIRVEN PARA DIFERENTES DISEOS: SE REDUCEN LOS COSTES

INCONVENIENTES:
SE PIERDEN PRESTACIONES: REA, VELOCIDAD...

TCNICAS DE IMPLEMENTACIN: MATRIZ DE PUERTAS

TCNICAS DE IMPLEMENTACIN DE CID

q q

FULL-CUSTOM SEMI-CUSTOM
CELDAS ESTNDARES MATRIZ DE PUERTAS

DISPOSITIVOS PROGRAMABLES: FPGAs

TCNICAS DE IMPLEMENTACIN: SEMI CUSTOM

u CARACTERSTICAS BSICAS DEL DISEO CON DISPOSITIVOS LGICOS PROGRAMABLES:
CIRCUITO INTEGRADO FABRICADO PREPARADO PARA SER PROGRAMADO

SE CAMBIA EL LAYOUT FINAL POR UN FICHERO DE CONFIGURACIN DEL DISPOSITIVO

ELECCIN DE LA FPGA COMO DISPOSITIVO PROGRAMABLE

MAYOR DENSIDAD DE INTEGRACIN QUE OTROS DISPOSITIVOS

PROGRAMABLES

TCNICAS DE IMPLEMENTACIN:DISPOSITIVOS PROGRAMABLES. FPGAS

u METODOLOGA DE DISEO CON FPGAS

METODOLOGA DE DISEO: MTODO TOP-DOWN

NIVEL ARQUITECTURAL

VERIFICACIN

NIVEL DE TRANSFERENCIA ENTRE REGISTROS

VERIFICACIN

NIVEL DE CONMUTACIN

VERIFICACIN PASO AUTOMTICO PROGRAMACIN

TCNICAS DE IMPLEMENTACIN:DISPOSITIVOS PROGRAMABLES. FPGAS

u CARACTERSTICAS DE LA PROGRAMACIN DEL FPGA
EL PROGRAMA ES UN FICHERO QUE ALMACENA UN CADENA DE BITS

ESTA CADENA DE BITS SE ALMACENA EN UNA RAM INTERNA DE LA FPGA LA CUAL CONFIGURA LA MATRIZ DE CONEXIONES DE LOS DISPOSITIVOS LGICOS

CARACTERSTICAS DE OPERACIN
LA FUNCIONALIDAD DE LA FPGA QUEDA DETERMINADA POR EL DISEO REALIZADO E IMPLEMENTADO MEDIANTE EL ADECUADO FICHERO DE CONFIGURACIN

EN GENERAL, LA PROGRAMACIN SE MANTIENE MIENTRAS DURE LA ALIMENTACIN PUDIENDO REPROGRAMARSE TANTAS VECES COMO SE QUIERA.

LA VERIFICACIN DEL DISEO SE PUEDE REALIZAR SOBRE EL PROPIO CHIP SIN COSTE DE TIEMPO DE ESPERA PARA LA FABRICACIN

TCNICAS DE IMPLEMENTACIN:DISPOSITIVOS PROGRAMABLES. FPGAS

u ESTRUCTURA INTERNA A NIVEL LGICO DE LAS FPGA

IOBs

CLBs

ESQUEMA LGICO DE UN IOB ESQUEMA LGICO DE UN CLB (FAMILIA XC300 DE XILINX)

TCNICAS DE IMPLEMENTACIN:DISPOSITIVOS PROGRAMABLES. FPGAS

u ESTRUCTURA INTERNA : MATRICES DE INTERCONEXIN

Matrices de conmutacin y canales de conexionado

TCNICAS DE IMPLEMENTACIN:DISPOSITIVOS PROGRAMABLES. FPGAS

u PROCESO DE GENERACIN DEL FICHERO DE CONFIGURACIN:
1.- DISTRIBUCIN DEL DISEO EN LAS CLBs

2.- PROGRAMACIN DE LA MATRIZ DE ESTABLECER CANALES DE CONEXIN

CONMUTACIN:

TAREAS AUTOMATIZADAS ATRAVS DEL SOFTWARE QUE PROPORCIONA EL FABRICANTE DE LAS FPGA EJEMPLO DE FAMILIAS DE FPGAS: XILINX

FAMILIA

PUERTAS EQUIVALENTES

CLBs

IOBs

XC2000

1200 A 1800

64 A 100

58 A 74

XC3000

2000 A 9000

64 A 320

64 A 144

XC4000

2000 A 20000

64 A 900

64 A 240

TCNICAS DE IMPLEMENTACIN:DISPOSITIVOS PROGRAMABLES. FPGAS

u VENTAJAS:
SE ELIMINA EL TIEMPO DE FABRICACIN

INCONVENIENTES:

LAS CARACTERSTICAS FUNCIONALES DEPENDEN DEL CHIP DE FPGA DE QUE SE DISPONGA

TCNICAS DE IMPLEMENTACIN:DISPOSITIVOS PROGRAMABLES. FPGAS

s s s s

INTRODUCCIN METODOLOGA DE DISEO TCNICAS DE IMPLEMENTACIN DE CID COMPARACIN ENTRE LAS TCNICAS DE IMPLEMENTACIN q q FACTORES DE TIPO TCNICO FACTORES DE TIPO ECONMICO

GUIN DEL TEMA

u FACTORES DE TIPO TCNICO:

F-C
ARQUITECTURA

CE
ARQUITECTURA RT CONMUTACIN

MP
ARQUITECTURA RT CONMUTACIN

FPGA
ARQUITECTURA RT CONMUTACIN

FACILIDADES DE DISEO Y FABRICACIN

RT CONMUTACIN ELCTRICO LAYOUT

PROCESO DE DISEO

PROCESO DE FABRICACIN

CONSTRUCCIN DE TRANSISTORES

CONSTRUCCIN DE TRANSISTORES

CAPAS DE METALIZACIN

CAPAS DE METALIZACIN

CAPAS DE METALIZACIN

PRESTACIONES

COMPARACIN ENTRE LAS TCNICAS DE IMPLEMENTACIN

u FACTORES DE TIPO ECONMICO
COSTE TOTAL

COSTE DE DESARROLLO (C.D.):

GASTOS DE DISEO

COSTE DEL PRIMER PROTOTIPO

COSTE UNITARIO (C.U.):

COSTE POR UNIDAD GENERADO DURANTE EL PROCESO DE FABRICACIN Y TESTADO

COSTE TOTAL= C.D. + C.U. X N DE UNIDADES

FACTORES DE TIPO ECONMICO

F-C
ARQUITECTURA

CE
ARQUITECTURA RT CONMUTACIN

MP
ARQUITECTURA RT CONMUTACIN

FPGA
ARQUITECTURA RT CONMUTACIN

COSTE DE DESARROLLO

PROCESO DE DISEO

RT CONMUTACIN ELCTRICO LAYOUT

PROCESO DE FABRICACIN

CONSTRUCCIN DE TRANSISTORES

CONSTRUCCIN DE TRANSISTORES

CAPAS DE METALIZACIN

CAPAS DE METALIZACIN

CAPAS DE METALIZACIN

COSTE UNITARIO

COMPARACIN ENTRE LAS TCNICAS DE IMPLEMENTACIN COMPARACIN ENTRE LAS TCNICAS DE IMPLEMENTACIN
u FACTORES DE TIPO ECONMICO

COSTE RELATIVO POR UN IDAD

FPGAs FPGAs M. P. C. E. 10 100 1000 F-C 10000 VOL. TIRADA M. P. C. E. F-C

COMPARACIN ENTRE LAS TCNICAS DE IMPLEMENTACIN