D.E.E.

E CIRCUITOS DIGITALES PRCTICA #13

DISEO DE MQUINAS SECUENCIALES SINCRNICAS

INTEGRANTES: ISRAEL PROAO JUAN BERMEO

04-07-2012

GUA DE PRACTICA No. 3.3 Tema: Diseo de Mquinas secuenciales sincrnicas

1. Objetivo. Implementar una mquina secuencial sincrnica aplicando para ello todos los pasos necesarios para su diseo. 2. Materiales y Equipos. Materiales. Protoboard Elementos biestables, compuertas lgicas, circuitos MSI. Resistencias Pulsador mecnico Diodos led Displays Cables Equipos: Fuente de alimentacin Punta lgica Multmetro Digital 3. Procedimiento 3.1 Implementar el circuito correspondiente al diseo realizado en el trabajo preparatorio Recuerde armar su circuito con cables de longitudes cortas. 3.2 Conecte la fuente de alimentacin ( 5V DC) a su circuito y compruebe el funcionamiento del mismo verificando que el diseo cumpla con el diagrama de estados obtenido en su trabajo preparatorio. Recuerde verificar todas las combinaciones posibles de sus entradas para cada estado. Apague la fuente de alimentacin y encindala luego de unos pocos segundos y verifique el funcionamiento de su circuito inicializador. Realice el reseteo de su mquina secuencial sincrnica en cualquier instante del diagrama de estados y verifique el funcionamiento combinado tanto de su circuito inicializador como de su circuito antirebotes. En caso de mal funcionamiento realice los pasos 3.5 y 3.6 3.5 NO desarme el circuito implementado. Como primer paso verifique conexiones, continuidad, voltaje de la fuente de alimentacin, alimentacin de los integrados, voltaje de las entradas asincrnicas, seal de reloj. Si la falla se mantiene prosiga a medir y verificar voltajes en el circuito (0L= aprox. 0V, 1L=aprox. 5V). Se recomienda realizar las mediciones desde la salida del circuito hacia las entradas, haciendo uso del multmetro digital. Tome en cuenta que para circuitos secuenciales las mediciones debe hacerlas usando una seal de reloj manual, caso contrario no podr verificar resultados. Realice las mediciones por bloques (DP, EM, DS)

3.3

3.4

3.6

TRABAJO PREPARATORIO LABORATORIO No. 3.3

Tema:

Diseo de Mquinas secuenciales sincrnicas

Objetivo. Implementar una mquina secuencial sincrnica aplicando para ello todos los pasos necesarios para su diseo. 1. Disee el circuito correspondiente al siguiente enunciado Se desea disear una mquina secuencial que permite el ingreso a un computador, el cual tiene dos entradas y dos salidas, tal como se indica en la figura. La entrada LL es una llave, y la entrada CL es el acceso para una clave secuencial: 1001. Para acceder al computador, la llave LL debe estar ingresada y la clave CL debe ser la correcta. Si la llave es sacada durante el ingreso y utilizacin del computador, ste se apaga debiendo ser reiniciado. Adems, si la clave es incorrecta el circuito se bloquea hasta un nuevo reseteo del mismo. Las dos salidas del computador son: E (Habilitar el computador) y BL (Bloqueo del computador).
LL CL CLK LL CL MAQUINA SECUENCIAL E BL E BL

Las salidas del circuito E y BL deben decodificarse de tal manera que las respuestas se observen en un display: Al activarse la salida E (acceso al computador permitido) debe aparecer en el display la letra A (Acceso) Cuando la clave ingresada es incorrecta el circuito se bloquea y debe aparecer en el display la letra L (bloqueado), hasta el reseteo del mismo tal como indica el enunciado. En el resto de situaciones, en el display debe aparecer el nmero decimal correspondiente al cdigo de estado en el cual se encuentre la mquina.

Escriba la tabla de decodificacin de las salidas E y BL.

2. Diagrama de bloques de su mquina secuencial

LL CL
At-1 Bt-1 Ct-1

D.P

DA DB DC

E.M
At Bt Ct

D.S

BL

3. Especifique claramente todos los pasos para el diseo de mquinas secuenciales sincrnicas 3.1 Obtener las especificaciones del problema y dibujar los diagramas de estados correspondientes Especificaciones: Llave (LL) : 0 1 0 1 No ingresada Ingresada Incorrecta Correcta
CL

LL

LL

Clave (CL):

CL
Desactivado E Activado E Desbloqueada Bloqueada
BL BL

Habilitacin del computador (E): 0 1 Bloqueo del computador (BL): 1 0

Diagrama de estados

XX/00

a
11/00 10/01 XX/00

b
10/00 11/01

0X/00

c
10/00

0X/00

11/01

f
XX/01

10/01 0X/00

11/00

0X/00

e
1X/10

3.2 Asignar un cdigo binario nico a cada estado

XX/00

a 000
11/00 10/01 XX/00

g 110

h 111

10/00

b 001
11/01

0X/00

c 010
10/00

0X/00

11/01

f 101

XX/01

10/01 0X/00

d 011
11/00

0X/00

e 100

1X/10

3.3 Escribir la tabla de estado presente y de prximo estado, seleccionando los tipos de Flip Flops que van a formar el elemento de memoria. Los flip flops que seleccionamos para el E.M. son los tipo D.
ESTADOS At-1 Bt-1 Ct-1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 LL 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 CL 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 At 0 0 1 0 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 Bt 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Ct 0 0 1 1 0 0 0 1 0 0 1 1 0 0 1 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 DA 0 0 1 0 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 DB 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 DC 0 0 1 1 0 0 0 1 0 0 1 1 0 0 1 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 E 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 BL 0 0 1 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0

3.4 Dibujar los mapas K y obtener las expresiones lgicas del DP y DS. Para las expresiones lgicas del DP pudimos obtenerlas directamente sin necesidad del mapa k.
ESTADOS a b c d e f g h At-1 0 0 0 0 1 1 1 1 Bt-1 0 0 1 1 0 0 1 1 Ct-1 0 1 0 1 0 1 0 1 DA DB 0 0 0 0 0 0 0 1 0 0 DC

1 0 0

Para las expresiones lgicas del DS: E

BC LL CL 00 01 11 10 00 01 11 10 LL CL 00 01 11 10 BC 00 01 11 10

A E

1 1

BL
BC LL CL 00 01 11 10 00 01 11 10 LL CL 00 01 11 10 BC 00 01 11 10 1 1 1 1

A BL

1 1 1

4. Diagrama electrnico optimizado

GND GND GND VCC GND

VCC

CIRCUITO INICIALIZADOR
VCC

M1 M2

LL

C B A

C B A

M2

M2

GND

GND

M1 LL

C B A

U7:A
CL 1 7404 2 LL CLN CL

U8:A
1 3 2 7408 M1

9 10 11

12 13 14 15 1 2 3 4

9 10 11

C B A

X7 X6 X5 X4 X3 X2 X1 X0

C B A

9 10 11

74151

74151

12 13 14 15 1 2 3 4

SW-SPDT

X7 X6 X5 X4 X3 X2 X1 X0

SW1

U6

12 13 14 15 1 2 3 4

U5
E

X7 X6 X5 X4 X3 X2 X1 X0

U4
74151 E

U7:B
3 7404 4 EN LL

C B A

U8:B
4 6 5 7408 M2 CLN

Y 6

D4
1N4001

R3
10k

Y 6

DB

U8:C
VCC
C BN 9 8 10 7408 12 11 A A 13 7408 BL AN C BN 1 3 2 4 7408 6 AN 5 7408 E 1 3 2 7432 W BL

VCC DC

C3
10u

VCC

DA

R8
2K 1 2

U16:A
4
3

U8:D

10

DC 7408 CLK

D CLK

DB CLK

D CLK

DA CLK

D CLK

2 3

12 11

2 3

U2:A

U2:B

U3:A
Q 5

U10:A
E

D2
1N4001

C4
4u

13

74LS74

74LS74

CN

BN

U9:A U9:B

74LS74

CIRCUITO ANTIRREBOTES
Y Y Y

CIRCUITO RELOJ
VCC AA EN BB EN CC EN DD E 2 3 5 6 11 10 14 13 1 15

VCC

DSW1
4 3
OFF ON

U11
1A 1B 2A 2B 3A 3B 4A 4B A/B E 74LS157 1Y 2Y 3Y 4Y 4 7 9 12 AAA BBB CCC DDD EE GND FF GND GG EN 2 3 5 6 11 10 14 13 1 15

U12
1A 1B 2A 2B 3A 3B 4A 4B A/B E 74LS157 1Y 2Y 3Y 4Y 4 7 9 12 EEE FFF GGG

1 2 LL CL

DIPSW_2

R1
10k 4 R

R5
220

R4
220

U1
SALIDA DEL RELOJ
Q DC 3 7

VCC

CLK
W GND

CV

R2
220

2 100k

GND

TR

TH

D1
555 LED-RED A B C GND VCC 7 1 2 6 4 5 3

U13
A B C D BI/RBO RBI LT 7447 QA QB QC QD QE QF QG 13 12 11 10 9 15 14 AA BB CC DD EE FF GG

C2
10u

C1
0.001u

AAA BBB CCC DDD EEE FFF GGG

VCC

RV2

W GND

GND

5. Lista de elementos
Valor/Entradas utilizadas 1 (2/2) (1/2) 1 1 1 (2/6) (4/4) (2/4) (1/4) 1 1 1 (1/4) 10K 220 2K 1N4001 Diodo Led rojo 10uF 0,001uF 4uF (2/2) (3/3) 1

Lista de Elementos

U1 555 U2 74LS74 U3 74LS74 U4 74151 U5 74151 U6 74151 U7 7404 U8 7408 U9 7408 U10 7432 U11 74LS157 U12 74LS157 U13 7447 U16 7408 R1, R3 R2, R5, R4 R2 D2, D4 D1 C2, C3 C1 C4 Dip-Switch DSW1 Dip-Switch DSW2 Display 7 segmentos

6. Conclusiones y recomendaciones

7. Bibliografa Fundamentos de Sistemas Digitales Thomas Floyd, Prentice Hall Sistemas Digitales Principios y Aplicaciones, Ronald Tocci, Prentice Hall.