Sie sind auf Seite 1von 3

DIGITALTECHNIK

Zusammenfassung zur Vorlesung von Prof. Dr. G. Trster Lukas Cavigelli, Januar 2010 lukasc@ee.ethz.ch

OR
A 0 0 1 1 B 0 1 0 1 Z 0 1 1 1

TIMING

MOS-TRANSISTOREN / MOS -FET


MOS = metal oxide semiconductor FET = field effect transistor, Transistor = Trans-Resistor

NOT / INVE RTER TRI-STATE-BUFFER (HNL. TRANSM .-GATE)

NMOS (NEGATIVE MOS )


Schaltet fr A high Nur gegen Masse/Ground verwenden Pull-Down-Pfad Auch Bllchen/Kndel bei Ein- / Ausgngen sind Inverter. Wenn B, dann leitend.

PMOS (POSITIVE MOS)


Schaltet fr A low Nur gegen Speisung/VCC verwenden Pull-Up-Pfad

XOR (EX OR)


A 0 0A 10 11 B 0 1 0 1 Z 0 Z1 11 00

A 0 1 0 1

B output enable 0 1

C C = X, floating 0 1

NORMALFORMEN MINTERME (=VOLLKONJUNKTI ON)


UND-Verknpfungen, welche alle Schaltvariablen genau einmal in negierter oder unnegierter Form enthalten. Fr 2 Var. A und B: z.B.

CMOS (COMPLEMENTARY -MOS)


Es leitet der Pull-Up- oder der Pull-Down-Pfad, nie keiner/beide CMOS vs. NMOS-Technik: - Bei CMOS fliess nur beim Schalten Strom - Das PMOS ersetzt den Widerstand - CMOS: Verlustleistung linear zur Schaltfrequenz NAND NOR INVERTER

Verwendung : Anbindung Device -> Bus, NICHT Interrupt

MAXTERME (=V OLL DISJUNKTION) XNOR


A 0 0 1 1 B 0 1 0 1 Z 1 0 0 1 ODER-Verknpfungen, welche alle Schaltvariablen genau einmal in negierter oder unnegierter Form enthalten. Fr 2 Var. A und B: z.B.

( )

KANONISCH DISJU NKTIVE NORMALFO RM DNF LOGIK DE MORGAN ALLGEMEIN


Verknpfung aller Minterme einer Schaltfunktion. Fr 3 Var. A, B, C: z.B.

KANONISCH KONJUNKTIVE NORMALFO RM KNF


Verknpfung aller Maxterme einer Schaltfunktion. ( ) ( Fr 3 Var. A, B, C: z.B. ) ( )

TRANSMISSION GATE

GATTER AND
Verwendung : Anbindung Device -> Bus, NICHT Interrupt A 0 0 1 1 B 0 1 0 1 Z 0 0 0 1 G1 (PMOS) 0 0 1 1 G2 (NMOS) 0 1 0 1 Z A Z floating

Doppelte Negation: Kommutativitt: Assoziativitt: Distributivit: Idempotenz: Komplemente: Neutrale: Dominanz: Absorption :

( ( ( ( ) ) ) ) ( ( ( ) ) ) ( )

KARNAUGH (KV)-DIAGRAMME 1. EINFLLEN AUS WAHRHEITSTABELLE

LATCHES NAND-LATCH (SR-LATCH)

TOGGLE -FLIPFLOP (T -FF)

VOLLADDIE RER

0 0 1 1

0 1 0 1

- (1) 1 0

- (1) 0 1

Funktion Verboten Setzen Rcksetzen Speichern

JUMP-KILL-FLIPFLOP (JK -FF)

NOR-LATCH (SR-LATCH)

2. KV-DIAGRAMM -> L OGIKFUNKTION


Disjunktive Minimalform Konjunktive Minimalform 0 0 1 1 0 1 0 1 0 1 - (0) Funktion Speichern Setzen Rcksetzen Verboten

MASTER-SLAVE -FLIPFLOP

1 0 - (0)

ENDL. AUTOMATEN / FINITE S TATE MACHI NE


Anzahl bentigte FFs: ( )

MEALY

TAKTGESTEUERTE LATCH ES UND D-LATCH (DE-)MULTIPLEXER (MUX) MULTIPLEXER


Achtung: Variablen mssen invertiert verwendet werden! Pckchen knnen auch ber Rnder und Ecken gemacht werden. Sie sind aber immer rechteckig und gross. Taktgesteuerte Latches, im Gegensatz zu FFs, nicht taktflanken gesteuert, sondern taktgesteuert. D.h. Latches sind transparent (=sofort schaltend) whrend Takt = Clk = high. D-Latch: Aufbau wie D-FF

FLIPFLOPS (FF) / BISTABILER MULTIVI BRATOR


Unterschied zu Latches: FFs knnen Zustand nur bei steigender oder fallender Taktflanke ndern. Taktflankensteeuerung: mit Kndel: bei fallender Flanke Ausgang ist Funktion des Zustandes und des Eingangs

3. HAZARDS, SPIKES, GLITCHES


Knnen auftreten, wenn zwei Zustandsvariablen gleichzeitig ndern und die Gatter nicht genau gleichzeitig schalten. Vermeidung: zustzliche Blcke in KV-Diagramm einfgen. Gibt es keine bergnge mehr, die nicht abgedeckt sind, so ist die Schaltung hazardfrei (nicht immer mglich). Gray-Code

DEMULTIPLEXER

SET-RESET-FLIPFLOP (SR-FF)

ADDIERER HALBADDIERER

DELAY-FLIPF LOP (D-FF)

MOORE

MULTIPLIKATION
1100 + 00000 + 110000 + 1100000 = 10011100

KODIERUNGEN
Eigenschaften: Gray: keine Hazards beim linearen Zhlen (nur 1 Bit ndert) BCD: Binary coded digit -> klar Ziffer Binr-Zuordnung 9er-Komplement durch invertieren: Exc3, Aiken Einschrittige Codes (hazard-frei): OBrian, Gray, Gray erw. Einschrittige, zyklische Codes: OBrian, Gray erw. a-b-c-d: die Werte der jeweiligen Binrstelle Aiken 2-4-2-1 Komplement BCD 8-4-2-1 Gray (erw.) Kein Wert bei Speisungsausfall (0000): Excess-3, OBrian Dual/Binr

low->high Anstiegs- (Rise-) Zeit Transition low->high Abfall- (Fall-) Zeit Transition high->low

Pegelhubs zwischen 10% und 90% des Pegelhubs zwischen 90% und 10% des Pegelhubs

DIVISION
Der Ausgang ist nur vom Speicherzustand abhngig. 1000010 / 11 = 0010110, Rest 0: 1 mod 11 = 0, Rest 1 10 mod 11 = 0, Rest 10 100 mod 11 = 1, Rest 001 0010 mod 11 = 0, Rest 0010 00100 mod 11 = 1, Rest 00001 000011 mod 11 = 1, Rest 000000 0000000 mod 11 = 0, Rest 0000000

WICHTIGE ZAHLEN SYSTEME


Hexadezimal 0 1 2 3 4 5 6 7 8 9 A B C D E F

Normal 0

Excess-3

OBrian

4-2-2-1

MEDWEDJEW

ANSATZ
Ansatz:

KONVERTIEREN ZWISCHE N ZAHLENSYSTEMEN

Der Ausgang entspricht den Speicherzustnden.

AUTOMATENSYNTHESE
1. 2. 3. 4. 5. Zustandsdiagramm erstellen Zustandstabelle erstellen Binre Zustandscodierung Binre Zustandstabelle Karnaugh

41(dez) zu (bin): 41 / 2 = 20, Rest 1 -> LSB 20 / 2 = 10, Rest 0 10 / 2 = 5, Rest 0 5 / 2 = 2, Rest 1 2 / 2 = 1, Rest 0 1 / 2 = 0, Rest 1 -> MSB = 101001

0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

0 1 3 2 7 6 4 5 (15) (14) (12) (13) 8 9 (11) (10)

0 1 2 3 4 5 6 7 8 9

0 1 2 3 4 5 6 7 8 9

0 1 2 3 4

0 1 2 3

0 4 3 1 2

4 5

9 5 6 7 8 9 6 7 8 9 5 6 8 7

0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111

00 01 02 03 04 05 06 07 10 11 12 13 14 15 16 17

00 01 02 03 04 05 06 07 08 09 10 11 12 13 14 15

Binr

FEHLERQUELLEN
Alle Tabellen beachtet (auch Aufgabenblatt) Richtiger Automat gewhlt? Hazards

TECHNISCHE DATEN LOGIKPEGEL


Technologie TTL 5V CMOS 5V LVTTL 3.3V CMOS 2.5V CMOS 1.8V RS-232 * bis bis bis bis Eingang Low High Ausgang Low High

PMOS/NMOS richtig? MSB <- -> LSB richtig?

BINRE DARSTELLUNG ZWEIERKOMPLEMENT


2er Komplemente negieren: Alle Werte links von und ohne der ersten 1 von rechts flippen.

HUFIGE FRAGEN
Schaltung auch nur NOR Wieso nicht NMOS gegen VCC schalten, bzw. PMOS -> GND

TODO
korrektheit bei berlauf Was, wenn: tristatebuffer auf EN, A low, Z high Automaten mit gegebenem FF-Typ DNF vs. KDNF Automaten-Beispiele: Zhler, Freq-Teiler Multiplizierer: shift & add interrupt-leitung Booth-Algo Karnaugh fr spezielle FFs

MOST & LEAST SIGNIFICANT BI T (MSB)

* negative Logik, d.h. low=1, high=0 Gemss Skript (5V CMOS): 0V - 0.8V low, 4.5V - 5.5V high

ADDITION
-> Wie normales schriftliches Addieren

CMOS-ZEITEN
Symbol Bedeutung Propagation delay high->low Propagation delay Messung bei 50% des Pegelhubs bei 50% des

SUBTRAKTION
Zahl negieren und zur anderen addieren

Dezimal

Oktal