Universidade do Vale do Rio dos Sinos - UNISINOS

Prototipao em PLDs
Introduo aos PLDs
Autor: Prof. Rodrigo Marques de Figueiredo

Agenda
Definio; Contextualizao; Escalas de Integrao; Histrico; Market Share; Aplicaes; Conceitos Bsicos; Estrutura Eletrnica; Sinais; Interfaceamento; Fontes; Bibliografia Recomendada.

Definio
PLD Programmable Logic Device; So dispositivos eletrnicos construdos com uma estrutura configurvel (programvel); No baseado em uma arquitetura especfica, mas sim em circuitos lgicos genricos; Estes circuitos genricos so capazes de reproduzir virtualmente quaisquer arquiteturas j existentes, ou ainda, arquiteturas dedicadas a aplicao totalmente novas e originais.

Contextualizao
A tecnologia dos dispositivos eletrnicos evoluiu dramaticamente nos ltimos 50 anos; O transistor foi inventado no final dos anos 40; Popularizou-se nos anos 50; Em 1956 o cientista Geoffrey W. A. Dummer tentou sem sucesso fabricar o primeiro circuito integrado (CI) baseado em transistores; Entre 1956 e 1958 muitas outras tentativas por outros cientistas foram realizadas, tendo sucesso em 1958; Este CI foi chamado inicialmente de Circuito do Estado Slido;

Contextualizao
No incio dos anos 60 houve ento a grande revoluo da eletrnica moderna com a criao da patente do Circuito Unitrio, em 20 de abril de 1961; A partir desta data popularizou-se a idia do uso de CIs em projetos tanto digitais como analgicos; Comeou-se ento a criao de CIs com diferentes escalas de integrao, o que criou uma classificao de geraes de CIs utilizando esta mtrica; Atualmente praticamente impossvel pensar em um projeto que possa dispensar totalmente o uso de CIs.

Contextualizao
Lgica Digital - Organizao

Escalas de Integrao
SSI Small Scale Integration:
Produzidos no incio dos anos 60; Continham dezenas de transistores em sua arquitetura; Utilizados nos projetos Apollo e Minuteman; Em um prazo de 2 anos o consumo de CI por parte destes dois projetos baixou o custo de cada CI de US$ 1,000.00 para menos de US$ 25.00.

Escalas de Integrao
MSI Medium Scale Integration:
Produzidos no final dos anos 60; Continham centenas de transistores em sua arquitetura; Possibilitava a implementao de circuitos (e conseqentemente projetos) mais complexos que os CIs da gerao anterior.

Escalas de Integrao
LSI Large Scale Integration:
Produzidos na metade dos anos 70; Continham dezenas de milhares de transistores em sua arquitetura; O mercado alvo para sua produo era a indstria de computadores.

Escalas de Integrao
VLSI Very Large Scale Integration:
Desenvolvidos e produzidos na metade dos anos 80; Contm milhes de transistores em sua arquitetura; Utilizados para praticamente todos os fins.

Escalas de Integrao
ULSI Ultra Large Scale Integration:
ltima palavra em CIs; Utiliza nanotecnologia; Introduzido no mercado em 2002.

Escalas de Integrao
CPLDs e FPGAs:
So produzidos com as tecnologias VLSI e ULSI; Os FPGAs mais modernos, lanados a partir de 2004, salvo raras excees so fabricados utilizando tecnologia ULSI; Existem outros circuitos PLDs que fazem uso de tecnologias mais antigas, como LSI ou at mesmo MSI, porm estes esto caindo em desuso.

Histrico
Desde final dos anos 60 j se tinha a idia de disponibilizar aos projetistas o poder de escolher a arquitetura comportamental de um CI; Em 1970 a Texas Instruments criou a PLA (Programmable Logic Array), colocando esta tecnologia em um dispositivo chamado TMS2000; Em 1971 a General Electric (GE) desenvolveu uma tecnologia baseda em PROM, apagada por ultravioleta, ao qual chamou de EPLD; Em 1973 a National Instruments introduziu o uso desta tecnologia (PLA) em um dispositivo chamado DM7575; Em 1974 a GE juntou-se a Monolithic Memories, quando desenvolveram em conjunto PALA (Programmable Associative Logic Array). Esta foi a semente da posterior arquitetura dos FPGAs.

Histrico
Em 1983 primeira padronizao de HDLs por parte do IEEE (padronizando o VHDL e o Verilog); Com isso tem-se o incio da popularizao em termos de mercado para os PLDs; Nascem as primeiras empresas especializadas em PLDs: Altera e Lattice (83), Xilinx (84) e Actel (85); Anos 90 entrada das tecnologias com interfaces gigabit; Ainda nos anos 90 cores de PPC so integrados FPGAs; Anos 2000 adoo de tecnologias de 40nm; 2004 VHDL-AMS e primeiros FPGA de circuitos analgicos programveis; 2009 cores ARM (32 bits) so integrados FPGAs. 2010 tecnologia de 28nm introduzida;

Market Share
Fabricantes:

Market Share
reas de Aplicao:

Market Share
Investimento nas reas de Aplicao:

Aplicaes
As aplicaes de PLDs so bastante diversas, indo desde aplicaes low-end at aplicaes high-end:
Aplicaes low-end:
SPLDs; CPLDs; FPGAs (pequenos com poucas macroclulas). CPLDs; FPGAs. CPLDs; FPGAs (grandes muitas macroclulas).

Aplicaes middle-end:

Aplicaes high-end:

Aplicaes
Aplicaes low-end:
Substituio de itens obsoletados; Condensao de componentes para diminuir espao em PCI; Integrao de solues proprietrias com solues de terceiros.

Aplicaes
Aplicaes middle-end:
Co-processadores; DSPs simples (detectores de DTMF); Conversores de interface (modulao digital); Computao paralela; Multiprocessadores; Arquiteturas de processamento proprietrias.

Aplicaes
Aplicaes high-end:
Co-processadores; DSPs avanados (reconhecimento facial); Interfaces de alta velocidade; Computao paralela massiva; Multiprocessadores com multithreads; Aplicaes de alta confiabilidade.
Processamento de imagem (viso multiespectral)

Modem de rdio com criptografia

Aplicaes
Aplicaes high-end:

DSPs: controle de acelerao, posio, angulao, presso dos gases, ...

DSPs: posio, clulas de carga, processamento de imagens, ...

Aplicaes
Aplicaes high-end:

DSPs: sistema de viso, controles de acelerao, posio, angulao, ...

Aplicaes
Aplicaes high-end:

DSPs: controle do ngulo de ataque (mantm nvel do canho independente da base). DSPs: reconhecimento de alvo (amigo ou inimigo) DSPs: viso multiespectral.

Aplicaes
Aplicaes high-end:

Modernizao de aeronaves

Aplicaes
Aplicaes high-end:

HUD: Head-up Display

DSPs: viso multiespectral; Informaes de status; Processamento do sensoriamento da aeronave.

DSP: Comandos servo assistidos

Aplicaes
Aplicaes high-end:
DSPs: Clculo online da posio dos atuadores.

DSPs: Processamento de vdeo 3D.

DSPs: Cculo da posio dos sensores.

Co-Processor: acelera o processamento dos dados dos sensores para passar para os atuadores

Estrutura Eletrnica
Tipos:
Existem diversos tipos de PLDs, e muito importante ter-se em mente suas vantagens e desvantagens de uso; Estes tipos so classificados principalmente por sua tecnologia de implementao, mas tambm por caractersticas eltricas definidas pela tecnologia de implementao; So os tipos de PLDs:

PLA; GAL; SPLD;

EPLD; CPLD; FPGA.

Conceitos Bsicos
Implementao de Sistemas Digitais:

Conceitos Bsicos
Implementao de Sistemas Digitais:
Uma maneira mais simples de se apresentar este sistema atravs de sua tabela verdade:

Conceitos Bsicos
Implementao de Sistemas Digitais:
Essa tabela verdade pode ser convertida para circuito lgico atravs de uma matriz de conexes:

Conceitos Bsicos
Implementao de Sistemas Digitais:

As ligaes so feitas por tcnicas de gravao de chaves lgicas;

Estas chaves lgicas podem ser ou fusveis ou antifusveis;

Estrutura Eletrnica
PLA:
Sua sigla significa Programmable Logic Array; Foi o primeiro PLD desenvolvido; Possui um arranjo que capaz de descrever uma lgica atravs da soma de produtos; de produtos; So muito eficientes em termos de rea requerida para sua implementao; S podiam ser gravadas uma nica vez (funcionavam como uma ROM).

Estrutura Eletrnica
PLA:
Sua estrutura interna a seguinte:

Estrutura Eletrnica
PLA:
Sua estrutura interna simplificada a seguinte:

Estrutura Eletrnica
PLA:
Sua estrutura interna simplificada a seguinte:

P x1 x2 1

Estrutura Eletrnica
PLA:
Sua estrutura interna simplificada a seguinte:

P x1 x2 1
P2 x1 x3
_

Estrutura Eletrnica
PLA:
Sua estrutura interna simplificada a seguinte:

P x1 x2 1
P2 x1 x3 P3 x1 x2 x3
_ _ _

Estrutura Eletrnica
PLA:
Sua estrutura interna simplificada a seguinte:

P x1 x2 1
P2 x1 x3 P3 x1 x2 x3
_ _ _

P4 x1 x3

Estrutura Eletrnica
PLA:
Sua estrutura interna simplificada a seguinte:

P x1 x2 1
P2 x1 x3 P3 x1 x2 x3
_ _ _

P4 x1 x3
f1 x1 x2 x1 x3 x1 x2 x3
_ _ _

Estrutura Eletrnica
PLA:
Sua estrutura interna simplificada a seguinte:

P x1 x2 1
P2 x1 x3 P3 x1 x2 x3
_ _ _

P4 x1 x3
f1 x1 x2 x1 x3 x1 x2 x3 f 2 x1 x2 x1 x2 x3 x1 x3
_ _ _ _ _

Estrutura Eletrnica
PLA:
Sua estrutura interna simplificada a seguinte:

P x1 x2 1
P2 x1 x3 P3 x1 x2 x3
_ _ _

P4 x1 x3
f1 x1 x2 x1 x3 x1 x2 x3 f 2 x1 x2 x1 x2 x3 x1 x3
_ _ _ _ _

Estrutura Eletrnica
PLA:
Sua estrutura interna simplificada a seguinte:

P x1 x2 1
P2 x1 x3 P3 x1 x2 x3
_ _ _

P4 x1 x3
f1 x1 x2 x1 x3 x1 x2 x3 f 2 x1 x2 x1 x2 x3 x1 x3
_ _ _ _ _

Estrutura Eletrnica
PAL:
Sua sigla significa Programmable Array Logic; Em uma PAL somente o plano AND programvel, sendo o plano OR fixo; Isso reduz a implementao de um elemento crtico para a construo de um PLD que so as chaves programveis; Alm de ser um de difcil implementao com preciso necessria, as chaves programveis reduzem a performance (velocidade e potncia) dos circuitos digitais; Apresenta uma menor flexibilidade de implementao em relao as PLAs; Para compensar so oferecidas em uma ampla gama de dimenses em termos de nmeros de entrada e de sada; Assim como as PLAs s podem ser programadas uma nica vez.

Estrutura Eletrnica
PAL:
Sua estrutura interna simplificada a seguinte:

Estrutura Eletrnica
PAL:
Sua estrutura interna simplificada a seguinte:

Estrutura Eletrnica
PAL:
Sua estrutura interna simplificada a seguinte:

f1 x1 x2 x1 x 3

Estrutura Eletrnica
PAL:
Sua estrutura interna simplificada a seguinte:

f1 x1 x2 x1 x 3

Estrutura Eletrnica
PAL:
Sua estrutura interna simplificada a seguinte:

f1 x1 x2 x1 x 3
_ _

f 2 x1 x 2 x3 x1 x3

Estrutura Eletrnica
PAL:
Sua estrutura interna simplificada a seguinte:

f1 x1 x2 x1 x 3
_ _

f 2 x1 x 2 x3 x1 x3

Estrutura Eletrnica
PAL:
Para tornar a arquitetura de uma PAL ainda mais flexvel, pode-se adicionar s sadas desta um circuito lgico extra;

A este conjunto (PAL + Circuito lgico extra) d-se o nome de macroclula.

Estrutura Eletrnica
PAL:
O flip-flop cria a possibilidade de armazenar o valor produzido para a sada do Plano OR (elemento memria); Em sua sada (do Flip-Flop) tem-se um multiplexador que permite selecionar entre o sinal com (sncrono) ou sem registro (assncrono); Na sada da macroclula tem-se ainda um tri-state buffer, que possibilita colocar esta em alta-impedncia (possibilitando dois sentidos e trs implementaes de dados in, out ou inout); O sinal de sada (antes do tri-state buffer) realimentado para o Plano AND; Com esta realimentao ampliam-se os horizontes de possibilidades de implementaes lgicas com uma macroclula.

Estrutura Eletrnica
GAL:
Sua sigla significa Generic Array Logic; Criada em 1985 pela Lattice Semiconductors; Oossui as mesmas propriedades das PALs, porm podem ser apagadas e reprogramadas; As GALs so utilizadas como circuitos bsicos de PLDs modernos, tais como os PLDs, por apresentar esta caracterstica.

Estrutura Eletrnica
PAL x GAL:
Atualmente quando refere-se a PAL provavelmente esta-se falando de um elemento GAL; Isto ocorre porque como GAL era o nome dado por um fabricante a uma arquitetura PAL, apenas com uma tcnica diferente de gravao; A arquitetura de uma GAL uma PAL; Portanto, tanto no meio industrial como no acadmico as primeiras PALs somente gravveis, como as GALs (por vezes chamadas de PALs regravveis) so chamadas de PALs; Nos PLDs, onde so implementadas PALs regravveis, estes elementos so chamados apenas de PALs. No errado fazer essa simplificao de nomes, pois a arquitetura realmente a mesma.

Estrutura Eletrnica
SPLD:
Primeira Gerao:
Utilizavam como arquitetura bsica PLAs; Proviam alta densidade de lgica disponvel (para a poca); Alta flexibilidade, pois podia-se programar tanto no plano AND como no plano OR.

Segunda Gerao:
Utilizavam como arquitetura bsica PALs; Proviam uma densidade de lgica mdia (para a poca); Menor flexibilidade, porm mais rpidos que os SPLDs de primeira gerao, por terem uma menor quantidade de chaves lgicas (que reduz a performance).

Estrutura Eletrnica
CPLD:
Sua sigla significa Complex Programmable Logic Device; um arranjo de PALs, macroclulas interconectadas por uma linha central dedicada; Possui aspectos de timing simples e determinstico; Possui facilidade de roteamento (por ter esta linha dedicada a internconexo); Tem uma ampla e rpida rede de chaves lgicas; Atualmente tm-se vrias ferramentas de CAD para auxlio no projeto para estes dispositivos; Sua gravao dada com a tecnologia E2PROM ou Flash.

Estrutura Eletrnica
CPLD:
Arquitetura de um CPLD:
CPLDs comerciais possuem em cada bloco de PAL normalmente 16 macroclulas; Cada macroclula composta por entre 5 ou 20 entradas de portas OR; As sadas das portas OR so ligadas aos flip-flops por meio de uma porta XOR; O tri-state buffer liga a sada da lgica do bloco de PAL ao pino do CPLD; As ligaes entre os blocos de PAL tambm so reprogramveis.

Estrutura Eletrnica
CPLD:
Apresentao da arquitetura de um bloco de PAL:

Estrutura Eletrnica
CPLD:
Apresentao da arquitetura de um bloco de PAL:

Macroclula

Estrutura Eletrnica
CPLD:
Apresentao da arquitetura de um bloco de PAL:

Buffers Tri-State

Estrutura Eletrnica
CPLD:
Vantagens do uso de CPLDs:
-

Fcil desenvolvimento;
Baixo custo de desenvolvimento; Retorno financeiro mais rpido; Reduo da rea de PCI (Placa de Circuito Impresso); Possibilidade de agregar alto ndice de propriedade intelectual (aumetando assim o valor agregado do produto final.

Estrutura Eletrnica
FPGAs:

-

Sua sigla significa Field Programmable Gate Array; No so baseados em planos AND e OR, como os demais PLDs; Ele baseado em blocos lgicos programveis chamados de look-up tables (LUTs); Possui quatro elementos de arquitetura bsicos:
LUTs (blocos lgicos) Barramentos de interconexo; Chaves programveis;

Blocos de E/S (Entrada/Sada, que ligam a lgica interna aos pinos do FGPA).

Estrutura Eletrnica
FPGAs:
Arquitetura de um FPGA:

Estrutura Eletrnica
FPGAs:

So divididos em dois tipo, definidos pelo seu mtodo de programao:

Reprogramveis:
Baseados em tecnologia SRAM; Trazem a flexibilidade para o desenvolvimento e upgrade de projetos;

Mais comuns e difundidos do meio, tanto que ao se falar em FPGAs logo se pensa em componentes reprogramveis;
Utilizam a construo baseadas em interconexo de LUTs.

One-Time Programmable (OTP):

baseado um anti-fusvieis; Uilizados somente em projetos maduros e amplamente testados, ou em aplicaes com alto volume, ou ainda que tenham a necessidade de um boot rpido do sistema;

Utiliza a construo tradicional de portas lgicas, como nas PLAs e PALs.

Estrutura Eletrnica
FPGAs:

LUT Lookup Table:

So uma espcie de tabela de consulta rpida;

Possuem clulas de armazenamento de tabelas verdade de circuito lgicos;

Com a utilizao de LUTs pode-se utilizar simplificaes booleanas para gerar tabelas verdades mais compactas, com menos dispendimento de recursos computacionais;

Torna a traduo de uma HDL mais fcil para o hardware propriamente dito;
As LUTs podem assumir virtualmente qualquer tamanho, porm atualmente os FPGAs so constitudos por LUTs de 8 a 64 bits; Normalmente um FPGA utiliza somente um tamanho de LUT para econimizar na fabricao da mscara de silcio da matriz.

Estrutura Eletrnica
FPGAs:

LUT Lookup Table:

Uma LUT possibilita ao projetista, por meio do sintetizador, gravar uma tabela verdade customizada para sua aplicao; Abaixo o exemplo das possibilidades de gravao de uma LUT de 2 entradas;

Estrutura Eletrnica
FPGAs:
LUT Lookup Table:
Exemplo de uma LUT de 2 entradas j gravada com sua respectiva tabela verdade:

(a) LUT - Tabela Verdade

(b) LUT - Hardware

Estrutura Eletrnica
FPGAs:

LUT Lookup Table:

De maneira anloga s PLAs, existe um circuito extra colocado na sada das LUTs que amplificam o potencial de aplicao das LUTs;

Este circuito extra possibilita a escolha entre a utilizao da lgica meramente combinacional, ou ainda a utilizao do efeito memria pelo uso de um Flip-Flop.

Estrutura Eletrnica
FPGAs:

CLB Configurable Logic Block:

Outro termo bastante utilizado pelos fabricantes de FPGAs;

Com a evoluo da tecnologia para construo de circuitos integrados, e com a inteno de aumentar a flexibilidade dos FPGAs, foi criada uma esta estrutura;
Ela utiliza-se de LUTs para implementar tabelas verdades complexas, Flip-Flops para implementaes de registros e atrasos de sinais, alm de multiplexadores (de alta performance) para seleo dos sinais para a implementao das lgicas desejadas; Os fabricantes como Altera e Xilinx tratam estes blocos como sendo os blocos bsicos, no mais tratando as LUTs como tal; Outros fabricantes como Lattice, Actel e Quick Logic, utilizam nomes prprios para estas estruturas, mas sempre mostras o equivalente em termos de CLBs.

Estrutura Eletrnica
FPGAs:

CLB Configurable Logic Block:

Exemplo de um CLB (FPGA Xilinx):

Estrutura Eletrnica
FPGAs:

IOB Input/Output Block:

So os blocos de lgica responsveis pela ligao com com os pinos de entrada/sada dos FPGAs;
Garantem os nveis de tenso e corrente das interfaces; So capazes de implementar interfaces tanto single ended como diferenciais;

Possibilitam tambm a implementao de pull-ups e pull-downs (normalmente fracos) nos sinais de entrada e sada;
Podem gerar estado de alta impedncia (tri-state) para a implementao de canais bidirecionais (portas de inout); So dependentes da alimentao do banco a que eles correspondem, para a implementao de cada uma destas caractersticas.

Estrutura Eletrnica
FPGAs:

IOB Input/Output Block:

Exemplo de um IOB (FPGA Xilinx):

Sinais
Sinais Digitais:
Os sinais digitais assim como os analgicos possuem caractersticas a serem levadas em considerao quando utilizados em um projeto; Sero abordadas as principais caractersticas a serem avaliadas, analisadas e respeitadas durante o projeto de um sistema digital; Existem caractersticas relevantes para todos os sinais digitais e outras especficas para os sinais de controle, ou seja, os sinais de clock. IMPORTANTE: ter em mente que o sinal digital um sinal analgico que possui nveis de interpretao pr-definidos!

Sinais
Sinais Digitais:
As principais caractersticas a serem conhecidas e reconhecidas em sinais digitais so:
Skew; Slew Rate; Setup Time e Hold Time; Fan-in e Fan-out; Glitch; Jitter e Wander.

Sinais
Skew:
Escorregamento do sinal digital causado pelo atraso de propagao do mesmo pelo caminho eltrico; Este escorregamento pode ser causado tambm pelo chamado tempo de porta (port timing), que nada mais do que o atraso que o sinal digital sofre ao ser processado por uma porta lgica, ou por um conjunto destas.

Sinais
Slew Rate:
Resposta de uma porta digital ao comutar de nvel; ele que definir a freqncia mxima de operao de um circuito, ou dispositivo digital;

Um Slew Rate muito alto torna o dispositivo mais lento;

Um Slew Rate muito baixo torna o dispositivo mais rpido porm, suscetvel a rudos internos (bouncing) e externos (eletromagnticos ou crosstalking); O Slew Rate est ligado diretamente aos Setup e Hold Time, porm ele ajuda a defini-los e no o contrrio.

Sinais
Slew Rate:

Definido por:

Sinais
Setup Time & Hold Time:
Tsetup: ou Tsu, o tempo mnimo para que um sinal (dado) deve ser estabilizado para estar pronto a ser avaliado; Thold: ou Tho, o tempo mnimo para que um sinal (dado) deve ficar estabilizado aps ser avaliados.

Sinais
Fan-in & Fan-out:
Fan-in: capacidade mxima de um elemento digital fazer o drive de sinais em sua entrada. Normalmente em portas lgicas o fan-in igual ao nmero de entradas:

Sinais
Fan-in & Fan-out:
Fan-out: capacidade mxima de um elemento digital fazer o drive de sinais para sua sada. Cada sada possuir um fan-out especfico, pois este totalmente dependente da construo eletrnica da porta:

Sinais
Glitch:
Sinal esprio causado pela instabilidade no momento de anlise de um sinal (assincronicidade); Normalmente ocorre quando a transio do sinal analisado acontece junto com a transio do sinal de controle; Com o uso de Latches deve-se cuidar para no deixar-se uma condio na qual glitches possam aparecer;

Utilizando Flip-Flops deve-se cuidar para garantir que a borda de anlise do clock nunca coincida com a borda do sinal a ser avaliado.

Sinais
Glitch:

Sinais
Glitch:

Metainstabilidade

Sinais
Jitter & Wander:
O desvio ou deslocamento de um sinal peridico em torno de seu formato fundamental, seja em freqncia, perodo, duty cycle, amplitude ou ainda fase; Em sistemas digitais jitter e wander referem-se sempre a perodo, freqncia ou duty-cycle; Causam problemas relacionados ao timing (temporizao) do circuito, podendo gerar perda de sincronia parcial ou permanente, o que leva a perda de informao.

Sinais
Jitter & Wander:
O desvio ou deslocamento de um sinal peridico em torno de seu formato fundamental, seja em freqncia, perodo, duty cycle, amplitude ou ainda fase; Em sistemas digitais jitter e wander referem-se sempre a perodo, freqncia ou duty-cycle; Causam problemas relacionados ao timing (temporizao) do circuito, podendo gerar perda de sincronia parcial ou permanente, o que leva a perda de informao.

Sinais
Jitter & Wander:

Sinais
Jitter & Wander:
Para sistemas digitais o mais crtico dos problemas ocorridos com clock o jitter.

Sinais
Jitter & Wander:
Jitter RMS:

J RMS

n 1 Ti T n 1 i 1

n : nmero de amostras; Ti : perodo dado para cada amostra;

T : mdia dos perodos medidos dados pela equao

1 n T Ti n i 1

Sinais
Jitter & Wander:
Jitter Ciclo-a-Ciclo:

J c 2c Pn Pn1
Pn : Perodo medido na amosta n Pn1: Perodo medido na amosta n 1

Sinais
Jitter & Wander:
Jitter de Distoro de Duty Cycle:

J DCD

H period H period L period

100%

H period : Perdo em nvel lgico alto; L period : Perdo em nvel lgico baixo.

Sinais
Jitter & Wander:
So especificados em Unidade Intervalar (UI):

1 UI = Perodo do sinal analisado.

Sinais
Jitter & Wander:
Exemplo de Especificao:
O Jitter permitido para uma interface STM-1 (SDH - Synchronous Digital Hierarchy) definida em termos de pico-a-pico, como 2.6 mUI. Sendo que a interface STM-1 possui freqncia de transmisso de 155M52Hz.

1UI
Portanto:

1 6,45ns 155,52MHz

2,6mUI

6,45ns 2,6 16,77 ps 1000

Sinais
Diagrama de Olho:

O diagrama de olho prov uma til informao visual que auxilia na avaliao de problemas em transmisses digitais;
Faz uma anlise qualitativa da transmisso; Pode dar uma informao quantitativa aproximada; Atravs de uma anlise criteriosa e cuidadosa pode dar uma aproximao inicial sobre a quantidade de skew e jitter presentes no sinal;

Sinais
Diagrama de Olho:
A tcnica de aquisio da imagem do diagrama de olho baseia em pegar um padro de variao de dados no barramento ou canal de transmisso; Pode-se criar este padro (recomendvel) ou ento analisar o barramento em condio normal de funcionamento;

IMPORTANTE: No ser vlida a anlise do diagrama de olho (no haver olho) em sinais repetitivos do mesmo padro.

Sinais
Diagrama de Olho:
Idealmente:

Sinais
Diagrama de Olho:
Na prtica:

Sinais
Diagrama de Olho:
Na prtica: Em a temos uma maior quantidade de jitter;

Em b temos apesar de uma menor quantidade de jitter uma abertura de olha menor. IMPORTANTE: em b temos uma maior taxa de dados, o que explica a diferena de abertura de olho, apesar da melhor qualidade do sinal.

Sinais
Diagrama de Olho Parmetros:

Sinais
Diagrama de Olho - Parmetros:

Margem de Rudo

Sinais
Diagrama de Olho - Padres:

Sinais
Diagrama de Olho - Padres:

Interfaceamento
Interfaces eltricas de FPGAs:
As aplicaes modernas superaram a um certo tempo os padres de interfaceamento TTL e CMOS; Principalmente pelo aumento da velocidade de sinalizao e distncia entre transmissores e receptores; Cada interface eltrica busca melhorar um aspecto no coberto ou fragilizado na aplicao de sua predecessora; Atualmente tem-se uma gama muito grande de interfaces eltrica tanto para sistemas analgicos como para digitais; Interfaces digitais evoluram de maneira exponencial nos anos 90, com as novas exigncias do mercado para com emisso eletromagntica.

Interfaceamento
Interfaces eltricas de FPGAs:

LVTTL:
Low Voltage TTL;
Para uso de propsito geral; Padro de 3V3; Possui um buffer de entrada e um buffer push-pull na sada.

Buffer de Entrada

Buffer de Sada

Interfaceamento
Interfaces eltricas de FPGAs:

LVCMOS:
Low Voltage CMOS;
Para uso de propsito geral; Padro de 1V2 a 3V3 (Requer alimentao nos pinos auxiliares); Possui a mesma configurao de entrada e sada do LVTTL, porm com a adio de referncias auxiliares (Vref).

Buffer de Entrada

Buffer de Sada

Interfaceamento
Interfaces eltricas de FPGAs:

PCI:
Peripheral Component Interface;
Para uso em barramentos com freqncias tpicas de 33 a 66MHz; Utiliza os buffers de sada do LVTTL e de entrada do LVCMOS; Trabalha a 3V3.

Buffer de Entrada

Buffer de Sada

Interfaceamento
Interfaces eltricas de FPGAs:

HSTL:
High Speed Tranceiver Logic;
Para uso de propsito geral em alta velocidade (200 MHz); Utiliza padro de tenso de 1V5 a 1V8; Necessita de alimentao auxiliar.

Buffer de Sada

Buffer de Entrada

Interfaceamento
Interfaces eltricas de FPGAs:

HSTL:
High Speed Tranceiver Logic;
Para uso de propsito geral em alta velocidade (200 MHz); Utiliza padro de tenso de 1V5 a 1V8; Necessita de alimentao auxiliar.

Buffer de Sada

Buffer de Entrada

Linha de Comunicao

Interfaceamento
Interfaces eltricas de FPGAs:

HSTL:
Possui diversas configuraes.

Interfaceamento
Interfaces eltricas de FPGAs:

SSTL x:
Stub Series Terminated Logic xV;
Para uso em barramentos de memria; Utiliza padro de tenso de 1V8 (SSTL18) a 3V3 SSTL3; Necessita de alimentao auxiliar; Utiliza o mesmo buffer utilizado pelo padro de tenso HSTL.

Interfaceamento
Interfaces eltricas de FPGAs:

LVDS:
Low Voltage Differencial Signal;
Para uso de propsito geral de alta velocidade diferencial (333 MHz); Requer o uso de 2 pinos vizinhos do FPGA (j definidos pela arquitetura); Necessita de terminao externa via resistor; Utiliza 3V3 e 2V5 como padro de sinalizao.

Buffer de Sada

Buffer de Entrada

Interfaceamento
Interfaces eltricas de FPGAs:

LVDS:
Low Voltage Differencial Signal;
Para uso de propsito geral de alta velocidade diferencial (333 MHz); Requer o uso de 2 pinos vizinhos do FPGA (j definidos pela arquitetura); Necessita de terminao externa via resistor; Utiliza 3V3 e 2V5 como padro de sinalizao.

Buffer de Sada

Buffer de Entrada

Linha de Comunicao

Interfaceamento
Interfaces eltricas de FPGAs:

LVDS Extended:
Possui maior potncia de transmisso que o LVDS.

BLVDS:
LVDS para aplicaes bidirecionais.

LVPECL:
Similar ao LVDS porm com potncia de transmisso superior ao LVDS Extended.

TMDS:
Prprio para transmisso de alta fidelidade em alta velocidade.

RSDS:
Prprio para drives de controle de LCDs.

PPDS:
Variao do RSDS com suporte a maiores velocidades

Interfaceamento
Interfaces eltricas de FPGAs:
Os pinos dos FPGAs salvo algumas excees so configurveis quanto ao sentido de troca de informao; Para tanto existem alguns blocos de implementao que explicitam este desejo por parte do projetista: IBUF/ OBUF

IBUFDS

IOBUF

OBUF

Interfaceamento
Interfaces eltricas de FPGAs:

MGT:
Multigigabit Transceiver;
Transmisso full-duplex; Velocidade varivel de 600 Mpbs at 3.125 Gbps; No necessita de componentes externos; Funo de auto lock reference; Cinco nveis de potncia de transmisso configurveis; Quatro nveis de pre-enphasis programveis;

Acoplamento AC e DC;
Impedncia configurvel (50 ou 75); Prembulo de 10 bits programvel;

Loopbacks programveis em tempo de operao.

Fontes
Fontes para PLDs:

Com o avanar da tecnologia os PLDs passaram por processos de:

Miniaturilizao; Aumento da velocidade de processamento; Aumento da velocidade de suas interfaces eltricas; Aumento da potncia consumida.

Outra caracterstica interessante a necessidade de um nmero cada vez maior de diferentes tenses para garantir o funcionamento dos PLDs modernos; Isto se deve ao fato da especializao de cada grupo interno destes dispositivos (IOBs, MGTs, DCMs, LUTs, Cores de Lgica Digital e Cores de microprocessadores); Quanto maior a velocidade permitida pelo PLD, maior ser sei consumo.

Fontes
Fontes para PLDs:

-

Para chegar as velocidades mximas atuais os fabricantes baixaram a alimentao dos cores; Com a corrente aumenta e a dissipao por Efeito Joule aumenta; Fontes de PLDs tem diferentes nveis de exigncia e por conseqncia diferentes nveis de complexidade:
SPLDs podem trabalhar com tolerncias tenso e ripple de 10%; CPLDs toleram tenso e ripple em 5%; FPGAs (low-end e medium-end) toleram tenso em 5% e ripple em 2%; FPGAs (high-end) toleram tenso e ripple em 2%; FPGAs especializados (Aplicaes Militar/Aeroespacial) toleram tenso e ripple em no mximo 1%.

Fontes
Requisitos para Fontes de PLDs:

Necessidade de pouca variao de tenso quando do chaveamento entre modos de consumo:

bastante comum um PLD ficar em trabalhando em um modo de baixo consumo (sem processamento) e chavear para um modo de alto consumo (com processamento) de maneira freqente.

Fontes com baixo rudo e baixa emisso eletromagntica; Rpida resposta ao degrau; Seqenciamento de partida;

Fontes
Requisitos para Fontes de PLDs:
Para atender os requisitos mostrados anteriormente o tipo de regulador de tenso ideal o linear; Porm este regulador tem uma baixa eficincia o que o torna por vezes impossvel de ser utilizado;

*Performance no transiente!

Fontes
Requisitos para Fontes de PLDs:

Fontes
Requisitos para Fontes de PLDs:

Fontes
Requisitos para Fontes de PLDs:

Fontes
Requisitos para Fontes de PLDs:

Fontes
Requisitos para Fontes de PLDs:

Fontes
Fontes para PLDs:

-

PLDs possuem bancos de alimentao, que definem as possibilidades de padres de interface nos pinos relacionados aos mesmos; bastante comum ter-se ao menos 2 tenses diferentes para a alimentao de um CPLD e 3 para FPGAs;
CPLD: bancos de alimentao;
FPGA: bancos de alimentao, tenses auxiliares e alimentao do core;

Utilizando uma soluo conjunta de mdulos conversores DC-DC e de POL (Point of Load) pode-se cobrir de maneira eficiente as diferentes tenses necessrias.

Fontes
Fontes para PLDs:

Gnd (ligado ao terra digital)

Vcore (alimentao do core)

Vref (interfaces especficas) Vbank0 (alimentao banco 0)

Fontes
Fontes para PLDs:

Universidade do Vale do Rio dos Sinos - UNISINOS

Prototipao em PLDs
Obrigado!