LABORATORIO N 6 CIRCUITOS ARITMETICOS 1.- Objetivo Introducir al alumno en el diseo y aplicacin de circuitos aritmticos. 2.

- Fundamento Terico Por Irlenys Tersek La forma mas simple de realizar una operacin aritmtica electrnicamente, es usando un circuito llamado semi-sumado (Haft Adder). Este dispositivo permite que sean aplicados 2 bits de entradas (A,B) para producir dos salidas: uno correspondiente a resultado de la suma (S) y la otra correspondiente a acarreo (C) segn se muestra en la tabla N1. ABSC 0000 0110 1010 1101 TABLA N1. Tabla de Verdad el circuito semi-sumador

Como se puede notar, la salida S es el resultado de una EX-OR entre A y B como entradas: por otro lado C es el resultado de una AND entre las mismas entradas. En la figura N1 se muestra el circuito de semi-sumador. Este semi-sumador presenta la limitacin de que no posee uno entrada para el acarreo de la etapa previa, en caso de que desee sumar mas de 2 bits. Se debe recurrir entonces a sumador total b sumador completo (Full Adder). Este tipo de circuito acepta 3 bits de entrada por separado, llamados sumando, consumando y acarreo de entrada A, B y Cin respectivamente, mientras que las salidas son S y Cout.

Figura N1. El semisumador

RESTA BINARIA

Resta binaria La resta o sustraccin de nmeros binarios es similar a los nmeros decimales. La diferencia radica en que, en binario, cuando el minuendo es menor que el sustraendo, se produce un prstamo o borrow de 2, mientras que en decimal se produce un prstamo de 10. Al igual que en la suma, el proceso de resta binaria, se inicia en la columna correspondiente a la de los dgitos menos significativos. En la figura se indican las reglas que rigen la resta binaria y se muestra un circuito lgico, llamado semirrestador (HS), que sustrae un B de un bit A y suministra un bit de diferencia (Di) y un bit de prstamo (Bo).

Semirrestador

Sumadores binarios de 4 bits: Las operaciones aritmticas se presentan con tal frecuencia que se han desarrollado un nmero de circuitos integrados especiales para llevarlas a cabo. El 74LS283 es un buen exponente de esta clase de dispositivos, siendo, en esencia, un sumador hexadecimal de 4 bits, Por lo tanto, acepta como entradas dos nmeros de 4 bits de cada uno, A y B, y un bit de acarreo previo, CO. Los 4 bits correspondientes al nmero A se conectan a las entradas Al, A2, A3 y A4. Las cuatro entradas del dato B se conecta de manera similar. El sumador genera como

resultado un nmero de 4 bits correspondientes a la suma de los dos datos, A y B, adems de un bit de acarreo, C4. En la figura N2 se muestra la configuracin de pines del 74LS283.

Figura N 2. Configuracin de pines del 74LS283 La operacin del circuito integrado puede describirse en forma resumida de la siguiente manera: Si la suma de los dos datos de entrada ms el acarreo previo arroja un resultado entre O y 15, la suma aparecer en las salidas de suma y el bit de acarreo de salida, C4 se hace igual a cero. Si el resultado de la suma se sita entre 16 y 31, el bit de acarreo C4 se pone en 1 y las salidas correspondientes a los bits de suma se hacen iguales al valor del resultado menos 16. Observe que en el su mador de 4 bits, el bit de acarreo resultante posee un peso binario igual a 16.

Ejemplo: Suponga entradas a un sumador como el siguiente:

A4A3A2A1=01112 (716) B4B3B2B1=10102 (A16) CO=1 En este caso, la suma de los tres datos de entrada, 0111 + 1010 + 1 resulta ser igual 18. De acuerdo a las reglas anteriores, se produce un bit de acarreo igual 1 y las salidas adoptan un valor de 2 (esto es, 18 menos 16). Por lo tanto, C4 = 1 y 4 3 2 1=0010.

Sumadores en cascada

Es posible implementar sumadores para palabras de tamao superiores a 4 bits si se disponen varios 74LS283 en cascada. Para el efecto, basta simplemente con conectar la salida C4 del sumador de menor peso a la entrada CO del sumador siguente. En la figura N 3 se muestra como se conectaran dos 74LS283 en cascada para conformar un sumador de 8 bits. Los dos sumadores se muestran recibiendo como datos a dos nmeros binarios de 8 bits cada uno cuyos valores son: A=11001010, B = 11100111, CO=0. El resultado de la operacin, mostrado tambin en la misma figura es 10110001 y C4= 1.+

Figura N 3. Configuracin en cascada 74LS283

La operacin de resta con el 74LS283

El mismo circuito integrado descrito anteriormente puede ser utilizado para llevar a la prctica operaciones de resta. Ms an, tanto la suma como la resta son, desde el punto de vista digital, muy similares, por lo cual resulta fcil la implementarla de circuitos digitales que permitan seleccionar una u otra operacin. En la figura N4 se muestra la forma como podra alambrarse, con la ayuda de 4 compuertas XOR auxiliares, un circuito sumador que permita, segn la posicin de un conmutador de seleccin, ejecutar la suma o la resta de dos datos binarios de 4 bits cada uno.

Figura N 4. Configuracin 74LS283 como restador/sumador de 4 bits

3. Practica en Laboratorio.

a) Disear , simular e implementar un sumador paralelo de 4 bits b) Disear , simular e implementar un restador paralelo de 4 bits, con complemento a 2 c) Con el Circuito integrado 74LS283 implementar un sumador y desplegar el resultado en displays. d) Con el Circuito integrado 74LS283 implementar un restador y desplegar el resultado en display