Tema 4. Transistores de Efecto Campo

Tema 4 Transistor de Efecto Campo.
Rev3
TEMA 4
Departamento de Ingeniera de la Informacin y Comunicaciones
Universidad de Murcia
1
TRANSISTORES DE EFECTO CAMPO
Profesores:
Germn Villalba Madrid
Miguel A. Zamora Izquierdo
Tema 4 Transistor de Efecto Campo. Rev3
CONTENIDO
Introduccin
El transistor JFET
Anlisis de la recta de carga.
Circuitos de polarizacin.
El transistor MOSFET.
El FET en conmutacin.
2
INTRODUCCION
Los transistores de efecto campo (FET) son dispositivos que, al igual
que los BJT, se utilizan como amplificadores e interruptores lgicos.
Existen dos grandes grupos de FET: los de unin (JFET) y los metal-
xido semiconductor (MOSFET). Dentro de los MOSFET est el de
acumulacin, el cual ha propiciado los rpidos avances de los
dispositivos digitales.
Diferencias entre BJT y FET:
3
Diferencias entre BJT y FET:
El BJT es un dispositivo no lineal controlado por corriente.
El BJT tiene tres modos de funcionamiento: corte, activa y saturacin.
Los FET son la siguiente generacin de transistores despus de los BJT.
El flujo de corriente del FET depende solo de los portadores mayoritarios
(Unipolares).
La corriente de salida es controlada por un campo elctrico (fuente de
tensin).
El apagado y encendido por tensin es ms fcil que por corriente.
MOSFET Y BJT. VENTAJAS E INCONVENIENTES
Ventajas
Los FET son dispositivos sensibles al voltaje, con una gran impedancia de entrada
(del orden de 10 Mohm a 1 Gohm). Al ser mucho ms alta que la correspondiente a
los BJT, se prefieren como etapa de entrada en amplificadores multietapa.
Los JFET generan menos ruido que los BJT.
Los FET son ms fciles de fabricar que los BJT; pudindose incluir un mayor
nmero de FET en un solo chip (requieren menor rea), de aqu que memorias y
microprocesadores se implementen nicamente con MOSFET.
Los FET funcionan como resistencias variables controladas por voltaje para valores
4
Los FET funcionan como resistencias variables controladas por voltaje para valores
pequeos de voltaje de drenaje a fuente.
La elevada impedancia de entrada de los FET permite que almacenen la carga
durante tiempo suficientemente largo como para usarlos como elementos de
almacenamiento.
Los FET de potencia controlan potencia elevadas y conmutan grandes corrientes.
Los FET no son tan sensibles a la radiacin como los BJT.
Inconvenientes
Los FET exhiben una pobre respuesta en frecuencia, debido a la alta capacidad de
entrada.
Algunos FET tienen una pobre linealidad.
Los FET se daan con el manejo debido a la electricidad esttica.
CLASIFICACION DE LOS FET
TRANSISTOR
DE EFECTO CAMPO
DE UNIN (JFET)
CANAL N
CANAL P
ACUMULACION
CANAL N (NMOS)
5
TRANSISTORES
DE METAL OXIDO
SEMICONDUCTOR
DE EFECTO
CAMPO
(MOSFET)
ACUMULACION
O
ENRIQUECIMIENTO
CANAL P (PMOS)
DEPLEXION
O
EMPOBRECIMIENTO
CANAL N
CANAL P
EL TRANSISTOR JFET
La estructura fsica de un JFET (transistor de efecto campo de unin)
consiste en un canal de semiconductor tipo n o p dependiendo del tipo de
JFET, con contactos hmicos (no rectificadores) en cada extremo, llamados
FUENTE y DRENADOR. A los lados del canal existen dos regiones de
material semiconductor de diferente tipo al canal, conectados entre s,
formando el terminal de PUERTA.
En el caso del JFET de canal N, la unin puerta canal, se encuentra
polarizada en inversa, por lo que prcticamente no entra ninguna corriente
a travs del terminal de la puerta.
6
a travs del terminal de la puerta.
El JFET de canal p, tiene una estructura
inversa a la de canal n; siendo por tanto
necesaria su polarizacin de puerta
tambin inversa respecto al de canal n.
Los JFET se utilizan preferiblemente a los
MOSFET en circuitos discretos.
En el smbolo del dispositivo, la flecha
indica el sentido de polarizacin directa de
la unin pn.
JFET DE CANAL N
En la unin pn, al polarizar en inversa la puerta y el canal, una capa del
canal adyacente a la puerta se convierte en no conductora. A esta capa
se le llama zona de carga espacial o deplexin.
Cuanto mayor es la polarizacin inversa, ms gruesa se hace la zona de
deplexin; cuando la zona no conductora ocupa toda la anchura del
canal, se llega al corte del canal. A la tensin necesaria para que la zona
de deplexin ocupe todo el canal se le llama tensin puerta-fuente de
corte (V
GSoff
V
to
). Esta tensin es negativa en los JFET de canal n.
En funcionamiento
7
Estados del JFET canal N
En funcionamiento
normal del JFET canal n,
D es positivo respecto a
S.
La corriente va de D a S
a travs del canal.
Como la resistencia del
canal depende de la
tensin GS, la corriente
de drenador se controla
por dicha tensin.
CURVAS CARACTERISTICAS DEL JFET CANAL N
Para obtener las curvas caractersticas
del JFET de canal n, se hace uso del
circuito mostrado. Haciendo Vgs = 0
y variando Vds:
A medida que aumenta Vds, Id
aumentar. El canal es una barra de
material conductor con contactos
hmicos en los extremos, exactamente
igual al tipo de construccin utilizada en
las resistencias. As, para valores de
Vds pequeos, Id es proporcional a
8
Vds pequeos, Id es proporcional a
Vds (zona hmica).
A valores mayores de Vds, la
corriente aumenta cada vez mas
lentamente, debido a que el extremo del
canal prximo D se halla polarizado en
inversa. Al aumentar Vds, la zona de
deplexin se hace ms ancha, y la
resistencia del canal se incrementa,
haciendo que Id sea casi constante para
siguientes incrementos de Vds (zona
saturacin).
El paso entre las dos zonas se produce
en el valor de tensin de
estrangulamiento Vp, para Vgs=0.
CURVAS CARACTERISTICAS DEL JFET DE CANAL N
off
GS GS
V V
Ahora lo que hacemos variar es Vgs. Si Vgs<0, la
unin puerta canal est polarizada en inversa, incluso con Vds
= 0. As, la resistencia del canal es elevada. Esta es evidente
para valores de Vgs prximos a V
GSoff
. Si
(tensin de corte), la resistencia se convierte en un circuito
abierto y el dispositivo est en CORTE.
La zona donde Id depende de Vds se llama REGIN LINEAL
U HMICA, y el dispositivo funciona como una resistencia. El
valor de esta resistencia (pendiente de recta) vara con Vgs.
La zona donde Id se hace constante (fte de Intensidad cte)
es la REGIN DE SATURACIN. Id es mxima para Vgs =
Idss
Esta grfica nos define la relacin
Id=f(Vgs) solo para la zona de
saturacin de la grfica de abajo
(a la derecha de la curva azul
discontinua).
9
es la REGIN DE SATURACIN. Id es mxima para Vgs =
0 (Idss), y es menor cuanto ms negativa es Vgs. Para Vgs=0
la regin comienza a partir de Vp.
Siempre se cumple que V
gsoff
= -Vp. Idss y Vp ( Vgsoff)
son datos dados por el fabricante.
0 :
1
2
2
, ) ( 0 :
1
, ) ( :
2
=
|
|
\
|
=

|
|
\
|
=

D GS GS
GS
DS
GS
GS
GS
DS
DSS D
GS GS GS GS DS
GS
GS
DSS D
GS GS GS GS DS
I V V Corte
V
V
V
V
V
V
I I
V V V V V hmica Zona
V
V
I I
V V V V V Saturacin Zona
off
off off off
off off
off
off off
Vp
Vgs(off)
RUPTURA DEL JFET
Cuando la polarizacin inversa entre
puerta y canal se hace demasiado grande,
la unin sufre una ruptura inversa, y la
corriente de drenador aumenta
rpidamente.
La polarizacin inversa de mayor magnitud
tiene lugar en el extremo correspondiente
al drenador. La ruptura se producir
10
al drenador. La ruptura se producir
cuando Vdg exceda de la tensin de
ruptura. Como Vdg= Vds Vgs, la ruptura
tendr lugar a valores ms pequeos de
Vds a medida que Vgs se aproxime a Vp.
Tensiones de Ruptura del JFET
RECTA DE CARGA
La recta de carga se calcula de forma similar a los casos estudiados
para el BJT.
Se determina la malla drenador fuente, aplicando la 2LK.
Se hallan los puntos de corte con los ejes coordenados suponiendo Id=0
mA, primero, y posteriormente Vds = 0v.
Se representan dichos puntos y se unen por una recta.
El punto de trabajo del transistor coincidir con la interseccin de la recta
11
El punto de trabajo del transistor coincidir con la interseccin de la recta
de carga con la curva de Vgs correspondiente.
AUTOPOLARIZACION DEL JFET
Se basa en que la puerta est conectada a masa a travs de una
resistencia, siendo por tanto Vg=0v. En la fuente existe un potencial Vs
debido a la circulacin de corriente a travs de Rs.
Por tanto, Vgs = Vg-Vs = -Vs = -Id Rs
Si Id aumenta, Vgs se hace ms negativa, aumentando la resistencia y
reduciendo la Id. As pues, se puede decir que Rs realimenta
negativamente la polarizacin del transistor.
Vdd
12
2k2
0
Vsal
1Mohm
1Kohm
J2N3819
Vdd
0
CIRCUITO DE POLARIZACON CON DIVISOR DE TENSION
Inicialmente, se analiza de forma anloga al del
BJT, es decir, el divisor de tensin se sustituye por
la tensin Thevenin y en serie su resistencia Rth.
As, la Vs = Id Rs = Vth Vgs
Id = (Vth Vgs) / Rs
Si Vgs se pudiera despreciar frente a Vth, la Id
tomara un valor constante (Id=Vth / Rs), aunque
se modifique la caracterstica de transferencia del
R1 R3
VCC
13
se modifique la caracterstica de transferencia del
JFET.
Sin embargo, tiene un problema de diseo, y es
que para una misma Id, dos transistores pueden
tener diferente Vgs (ver caracterstica de
transferencia).
Este circuito es ms estable que el de
autopolarizacin, pero no llega a ser tan estable
como en los BJT.
J2
J2N3819
0 0
R2 R4
EL TRANSISTOR MOSFET
La estructura de un MOSFET (Metal Oxido Semiconductor FET), consta de cuatro
terminales: Drenador (D), Fuente (S), Puerta (G) y Sustrato (B). En los NMOS
(MOSFET de canal N), el sustrato es un semiconductor tipo p. Generalmente, el
sustrato se conecta a la fuente.
La puerta se halla aislada del sustrato por una fina capa de dixido de silicio y por
el terminal de la puerta fluye una corriente despreciable.
Cuando se aplica en G una tensin positiva respecto a S, los electrones se ven
atrados a la regin situada bajo G, inducindose un canal de material de tipo n
entre D y S . Si se aplica entonces una tensin entre D y S, fluir una corriente
desde S a D a travs del canal. La corriente de drenador est controlada por la
14
desde S a D a travs del canal. La corriente de drenador est controlada por la
tensin aplicada en G.
MOSFET EN CORTE Y ZONA OHMICA
Si a D se aplica una tensin positiva respecto a S,
con Vgs=0, las uniones pn estn polarizadas a la
inversa, por lo que no circula corriente, y se
encuentra en corte.
A medida que Vgs aumenta, el dispositivo
permanece en corte hasta que Vgs alcanza un
valor umbral Vt.
Si Vgs es mayor que la tensin umbral, el campo
15
Si Vgs es mayor que la tensin umbral, el campo
elctrico que resulta de la tensin aplicada a la
puerta ha repelido a los huecos de la regin
situada bajo la puerta, y ha atrado electrones que
pueden fluir con facilidad. Esta repulsin y
atraccin simultneas crean un canal de tipo n
entre drenador y surtidor.
Para valores pequeos de Vds, la corriente Id es
proporcional a Vds. Adems, para cada valor
(pequeo) de Vds, la corriente de drenador es
tambin proporcional al exceso de tensin de la
puerta (Vgs-Vt).
Canal
Incrementa Vgs
MOSFET EN SATURACION
A medida que aumenta Vds, el canal se
estrecha en el extremo del drenador
debido a que los electrones son
atrados por el terminal positivo de la
fuente de tensin del drenador, e Id se
incrementa con ms lentitud. Cuando
Vds > Vgs Vt, Id es constante.
En la curva caracterstica de salida se
16
En la curva caracterstica de salida se
indica el lmite de transicin de la zona
hmica a la de saturacin.
Observar que esta saturacin no
corresponde con la estudiada en los
BJT. La saturacin equivale en este
caso a la zona activa de los BJT.
CARACTERISTICA DE SALIDA DEL MOSFET
En la curva caracterstica de salida
se muestran las tres zonas de
trabajo del MOSFET.
Las ecuaciones correspondientes
son:
( ) =
2
V V
K
I
Saturacin Zona
17
Siendo K la constante del
dispositivo medida en mA/V
2
( )
( )
(
=
=
2
2
2
2
DS
DS T GS D
T GS D
V
V V V K I
Ohmica Zona
V V
K
I
PROTECCION DE PUERTA DEL MOSFET
Los MOSFET presentan unas impedancias de entrada entre puerta y canal
superior a 1 Gohm. Al manejar estos dispositivos, es fcil que se generen
tensiones electroestticas mayores que la tensin de ruptura dielctrica
del aislamiento de puerta. La ruptura de la capa aislante da como
resultado un cortocircuito entre la puerta y canal.
Para reducir este problema, los terminales de puerta pueden protegerse
con dos diodos zener.
Si se expone el dispositivo a una carga
18
Si se expone el dispositivo a una carga
electroesttica, se produce una avalancha
del diodo zener, lo que proporciona una ruta
de descarga no destructiva. Los diodos
zener se fabrican en el mismo chip que el
FET.
Los diodos de proteccin no son necesarios
para los dispositivos internos de los circuitos
integrados que no tengan conexiones
directas al exterior.
Proteccin contra
sobretensiones en la
entrada
MOSFET DE DEPLEXION
Tiene las curvas caractersticas casi idnticas a las de los JFET.
Existe un delgado canal de material semiconductor tipo n que comunica
la fuente con el drenador. Encima de ste canal, se encuentra el material
aislante y la capa metlica (aluminio o silicio policristalino), que forma la
puerta.
La diferencia de funcionamiento con el JFET de canal n reside en que el
MOSFET de deplexin puede funcionar con valores positivos de Vgs,
mientras que esto no se puede hacer en el JFET (polarizacin directa de
la puerta).
19
la puerta).
Las curvas de caractersticas de salida son casi idnticas, y las
ecuaciones del JFET de canal n se pueden aplicar al MOSFET de
deplexin de canal n.
EL JFET EN CONMUTACION
Al igual que el BJT, los FET pueden trabajar como un interruptor, aunque en
este caso en vez de trabajar entre corte y saturacin, se trabaja entre corte y
zona hmica.
En el caso del JFET, la tensin Vgs se restringe a dos valores: 0 v o una
tensin negativa mayor o igual a Vgs(off), sin exceder la tensin de ruptura.
En el caso de trabajar como interruptor paralelo, el JFET precisa una Ven
menor de 100 mV. Adems, Rd debe ser mucho mayor que Rds.
Cuando Vgs es cero, acta en la zona hmica como interruptor cerrado.
20
En este caso, Vsal es mucho menor que Ven debido al divisor de tensin.
Cuando es ms negativa que Vgs(off), el JFET est en corte, por lo que Vsal
es igual a Ven.
Ven
Rd
Vsal Ven
J2N3819
Vsal
0
1
2
Rds
Rd
0
Vgs
EL JFET EN CONMUTACION
Cuando el JFET trabaja como interruptor serie, si la Vgs es cero, el interruptor
estar cerrado y el JFET equivale a una resistencia de valor Rds. En este caso
la salida es prcticamente igual a la entrada.
Si la Vgs es igual o ms negativa que Vgs(off), el JFET est abierto y Vsal es
0V.
El JFET se utiliza ms como interruptor serie porque su razn conexin
desconexin es mucho ms alta.
La razn conexin desconexin es la relacin entre la seal de salida a nivel
21
La razn conexin desconexin es la relacin entre la seal de salida a nivel
alto, y la seal de salida a nivel bajo. Cuanto mayor sea, ms fcil ser
discriminar entre ambos estados.
Rds
J2N3819
0
Vgs
Rd
1 2
Ven
Rd
Vsal
0
Ven Vsal
EL NMOS EN CONMUTACION
El NMOS por su tensin umbral, es ideal para emplearse en conmutacin, de
ah que haya revolucionado la industria de las computadoras.
Cuando la tensin de puerta es mayor que la tensin umbral, el dispositivo
conduce.
En la figura se muestra el inversor con carga pasiva (resistencia normal),
funciona con una Ven menor que la Vt o mayor que Vt. (Ej: 0 v y +5 v)
Si Ven es menor que Vt, estar en corte, y la Vsal = Vdd.
Si Ven es mayor que Vt, estar en conduccin y Vsal cae a un valor pequeo.
22
Si Ven es mayor que Vt, estar en conduccin y Vsal cae a un valor pequeo.
Debe ser Rds<<Rd en la zona hmica (funcionamiento correcto).
0
M1
IRF150
Rd
Vdd
Vsal
Ven
Inversor: la salida tiene nivel opuesto a la entrada.
Los circuitos de conmutacin son menos exigentes
que los de amplificacin. Slo se requiere que se
pueda reconocer fcilmente dos estados diferentes.
Se puede simplificar a un interruptor, como en el
caso de los JFET.
EL NMOS EN CONMUTACION
El inconveniente de utilizar una carga pasiva es que el tamao de integracin
es mucho mayor que el propio MOSFET.
En el primer esquema se muestra un inversor con carga activa.
El MOSFET inferior acta como conmutador, mientras que el superior
sustituye a la carga pasiva el ejemplo anterior, trabajando como una
resistencia de elevado valor, ya que Vgs=Vds, y los puntos que cumplen dicha
igualdad sobre las curvas caractersticas del MOSFET (Vds vs Id; Vgs)
presentan mayor resistencia que la correspondiente a la zona hmica
23
presentan mayor resistencia que la correspondiente a la zona hmica
(MOSFET inferior).
El inversor CMOS (MOS complementarios),
se construyen con un transistor canal p y
otro n.
Es el ms importante de todos por su
consumo extremadamente bajo.
Cuando uno conduce, el otro est en corte.
As, se reduce la intensidad que circula por
el transistor en conduccin.
0
Ven
IRF150
Vdd
IRF150
Vsal
0
Ven
Vdd
Vsal

Tema 4. Transistores de Efecto Campo

Hochgeladen von

Dokumentinformationen

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

Tema 4. Transistores de Efecto Campo

Hochgeladen von

Copyright:

Verfügbare Formate

Tema 4 Transistor de Efecto Campo.

Das könnte Ihnen auch gefallen