AULA 5 FAMLIAS LGICAS E CIRCUITOS INTEGRADOS A tecnologia de integrao de componentes eletrnicos dentro de um nico integrado vem evoluindo bruscamente

e com o avano das tcnicas que a indstria microeletrnica implementa. Rapidamente do padro SSI ( Small Scale of Integration ) baixa escala de integrao, onde tnhamos 12 portas por chip, passando para MSI ( at 99 portas por chip ), depois LSI e VLSI ( 50.000 portas por chip ) at as mais recentes ULSI e GSI ( mais de 1 milho de portas por chip ). A razo para larga expanso dos circuitos integrados se deve a vrios fatores, entre eles podemos destacar a diminuio do tamanho dos equipamentos, antes os componentes discretos ( transistores, diodos ) faziam com que as placas eletrnicas fossem maiores, com a produo em larga escala os custos diminuem, a proteo de elementos externos como curto-circuitos, falhas em soldas, mau-contatos. Outro item relevante, o menor consumo de energia em relao aos componentes discretos, o que proporciona menor aquecimento, resultando em fontes menores e dissipadores menores tambm. Entretanto existem limitaes como a implementao de circuitos indutivos e de maior potncia com alta drenagem de corrente, portanto em geral circuitos integrados so utilizados em geral como elementos de controle e de processamento de informao. TERMINOLOGIA DE CIS DIGITAIS: Muito embora existam vrios fabricantes alguns parmetros so padronizados, independente do fabricante: Parmetros de tenso e corrente: VIH( mn ): Tenso de entrada em nvel alto: Especifica o menor de nvel de tenso na entrada de uma porta que aceito como nvel alto, abaixo deste nvel no aceito como nvel lgico alto. VIL(mx): Tenso de entrada em nvel baixo: Determina o maior valor de tenso na entrada de uma porta admitido como nvel baixo. VOH(mn): Tenso de sada em nvel alto: Nvel de tenso mnimo na sada de um circuito lgico que reconhecido como nvel lgico alto. VOL(mx): Tenso de sada em nvel baixo: Maior nvel de tenso na sada de um circuito lgico admitido com baixo. IIH: Corrente de entrada em nvel alto: Corrente que flui para uma entrada quando uma tenso de nvel alto especificada aplicada naquela entrada. IIL: Corrente de entrada em nvel baixo: Corrente que flui para uma entrada quando uma tenso de nvel baixo especificado aplicada naquela entrada. IOH: Corrente de sada em nvel alto: Corrente que flui de uma sada no estado lgico 1 sob determinadas condies de carga. IOL: Corrente de sada em nvel baixo: Corrente que flui de uma sada no estado lgico 0 sob determinadas condies de carga.

FAN-OUT: Geralmente a sada de um circuito lgico necessita acionar vrias entradas lgicas. Algumas vezes todos os CIs em um sistema digital pertencem a uma mesma famlia lgica, porm podemos encontrar no mesmo sistema CIs de famlias distintas. O termo FAN-OUT, conhecido como fator de acionamento de carga definido como o nmero mximo de entradas lgicas que uma sada pode acionar com segurana. Por exemplo, uma porta lgica que tem o FAN-OUT igual a 10 pode acionar 10 entradas lgicas com segurana, se este limite for excedido, no h garantia de que o nvel lgico correto estar presente na sada. ATRASOS DE PROPAGAO: tPLH: Tempo de atraso do estado lgico 0 para o estado lgico 1. tPHL: Tempo de atraso do estado lgico 1 para o estado lgico 0. Estes tempos de atraso so medidos nos pontos que representam 50% das transies da entrada e da sada:

REQUISITOS DE POTNCIA: o consumo mnimo de energia para o correto funcionamento de um circuito integrado, o produto da tenso de alimentao ( que em geral fixa ) com a corrente consumida que pode variar em funo dos nveis de tenso presentes na sadas dos circuitos, a corrente total conhecida como ICC, se tivermos todas as sadas em nvel baixo teremos ICCL e se todas as sadas estivem em nvel alto teremos ICCH, utiliza-se a mdia:

IMUNIDADE AO RUDO: Campos eltricos e magnticos podem induzir tenses nos fios de conexo entre os circuitos lgicos. Estes rudos indesejados podem fazer com que a tenso caia abaixo de VIH(mn) ou acima de VIL(mx) o que produziria uma operao imprevisvel. A imunidade ao rudo de um circuito lgico se refere a capacidade do circuito tolerar os rudos sem provocar mau funcionamento no circuito lgico. A figura abaixo mostra um diagrama de tenses compreensveis em seus nveis de tenso, bem como a faixa no permitida que uma regio de indeterminao:

A margem de rudo para o estado alto ( VNH ) definida como : VNH = VOH(mn) VIH(mn) Diferena entre a menor tenso sada em nvel alto e a menor tenso de entrada para um nvel alto. A margem de rudo para o estado baixo ( VNL ) definida como : VNL = VIL(mx) VOL(mx) Diferena entre a maior tenso de sada em nvel baixo e a maior tenso de entrada para o nvel baixo. Se o rudo for maior que esta diferena ir causar problemas (alterao de nveis lgicos de forma indesejada), portanto quanto maior esta faixa mais tolerante a rudos ser o CI. NVEIS DE TENSO INVLIDOS: Na figura anterior pudemos verificar que existe uma faixa de tenso que o CI no ir operar adequadamente, logo devemos evitar esta faixa, por exemplo para a famlia TTL para reconhecer como nvel baixo a tenso de entrada no deve ser maior que 0,8 V e para ser aceito como nvel alto a tenso no deve ser menor que 2,0 V. Com uma tenso entre 0,8 V a 2,0 V no possvel prever qual ser o nvel de sada da porta. FORNECIMENTO / ABSORO DE CORRENTE: Dependendo da famlia lgica do CI pode haver o fornecimento ou absoro de corrente, na figura abaixo podemos verificar ambas as situaes, mais adiante ser muito importante saber quem est fornecendo e quem est absorvendo a corrente:

ENCAPSULAMENTOS DOS CIs: Os avanos na capacidade integrao dos CIs a mesma da forma como os invlucros so encapsulados, existem vrias formas que levam em considerao a quantidade de pinos, densidade de componentes internos, dissipao de energia. Abaixo vemos alguns encapsulamentos de CIs, o mais antigo o DIP ( Dual Inline Package ) que possui duas linhas de pinos:

Atualmente quase todas as placas de circuito impresso utilizam equipamentos que inserem e soldam os componentes automaticamente, atravs de bobinas de componentes, logo a montagem de superfcie, e portanto os CIs utilizados no so mais de encapsulamento DIP. Como a quantidade de componentes dentro de um CI aumentou abruptamente existe a necessidade de um nmero maior de conexes que faz os mais recentes encapsulamentos terem um nmero maior de pinos, existe o PLCC onde os pinos tem o formato da letra J e esto presentes nos quatro lados do CI, existe tambm o BGA que oferece uma densidade ainda maior. A FAMLIA LGICA TTL: H 30 anos este tipo de tecnologia est disponvel, podemos dizer que estes CIs de pequena escala de integrao foram responsveis pelo incio da alta integrao que os atuais CIs possuem. O circuito lgico bsico TTL a porta NAND mostrado na figura ao lado, esta famlia se baseia na utilizao dos transistores bipolares, s vezes com mais de um emissor, logo podemos perceber que se uma ou mais junes do emissor estiverem polarizadas diretamente ser suficiente para fazer o transistor conduzir. Na sada temos a configurao totem-pole que opera com dois transistores operando como chave, Q3 levando a sada a nvel alto e Q4 levando a sada a nvel baixo. Embora esse circuito parea complexo, podemos simplificar a anlise utilizando o equivalente a diodos do transistor de mltiplos emissores Q1, os diodos D2 e D3 representam duas junes base-emissor e D4 a juno base-coletor, como sabemos em uma porta NAND, a sada ter nvel baixo somente quando ambas as entradas tiverem nvel alto. A figura acima mostra as entradas e se ambas estiverem em nvel alto as junes BE ( D2 e D3 ) no conduziro, logo em Q1 somente D4 ir conduzir fazendo Q2 saturar, cortando Q3 e saturando Q4 fazendo com que a sada tenha nvel baixo, na prxima pgina podemos ver esta situao:

Por outro lado se tivermos em uma das entradas ou em ambas nvel baixo, D2 e/ou D3, o transistor Q1 ir saturar, o que acarretar o corte de Q2, fazendo com que Q4 corte e Q3 sature fazendo com que o nvel na sada seja alto. Abaixo podemos verificar como ficam os nveis de tenso no circuito:

Uma sada TTL absorve corrente, como pudemos ver no circuito anterior quando a sada est em nvel baixo o transistor Q4 de sada est saturado absorvendo corrente e quando a sada est em nvel alto, com Q4 cortado, a corrente fornecida para a sada.

TOTEM-POLE O circuito de sada totem-pole interessante em vrios aspectos, especialmente para a diminuio de dissipao de potncia na sada, uma vez que se eliminssemos Q3 e D1 o funcionamento seria o mesmo, s que a potncia desenvolvida sobre R4 seria muito maior, praticamente 5 V sobre ele. PORTA NOR TTL: Abaixo podemos ver o circuito da porta NOR TTL, neste exemplo no temos transistores com mltiplos emissores:

FOLHA DE DADOS TTL: Em 1964, a Texas Instruments introduziu a primeira linha de CIs TTL padro. As sries 54/74, os CIs das sries 54 so chamados militares, que operam em faixas maiores de temperaturas e tenso. As folhas de dados so fornecidas pelo fabricante do CIs, contendo todas as especificaes necessrias em um projeto. Iremos descrever as principais caractersticas da famlia TTL. Abaixo temos um exemplo do 74LS00: A famlia TTL possui tenso de alimentao de 5V com 10% de tolerncia, pode operar em temperaturas que variam de 0 a 70C. A srie 54 ( militar aceita 10% de tolerncia para Vcc e temperaturas de -55C a +125C. Podemos verificar outras caractersticas j discutidas anteriormente como os valores mximo e mnimo para que um determinado nvel seja reconhecido, bem como tempos de atraso de propagao entre o sinal de entrada e sada. Apesar de no estar apresentado diretamente podemos efetuar os clculos da potncia mdia dissipada: Icch + iccl PDm = Vcc 2 Temos ento em cada porta 9,65 mW para cada porta.

A srie 74 originou outras sries, todas elas oferecem uma ampla variedade de portas lgicas, FFs, em pequena escala de integrao ( SSI ) contadores, codificadores, decodificadores, multiplexadores, registradores em mdia escala de integrao ( MSI ), vamos apresentar as subfamlias. TTL padro, srie 74: Este foi o padro que deu origem a srie. TTL Schottky, srie 74S: Utilizando uma juno especial ( Schottky ) nos transistores internos possvel fazer com que estes mudem de estado do corte para a saturao em uma velocidade maior, assim esta famlia pode operar em projetos com freqncias maiores. TTL Schottky de baixa potncia, srie 74LS: Nesta srie foi privilegiado o baixo consumo, entretanto com o aumento dos resistores internamente, o tempo de chaveamento aumenta, ento esta srie no rpida como 74S TTL Schottky Avanada, srie 74AS: Aqui temos alm do baixo consumo, uma considervel melhora nos tempos de chaveamento, possibilitando trabalhar em freqncias mais elevadas. TTL Fast, srie 74F, de todas as sries esta a que apresenta menor tempo de chaveamento, portanto permite operao em circuitos de elevada freqncia de chaveamento. OUTRAS CARACTERSTICAS: Qualquer entrada TTL que estiver desconectada atua como entrada em nvel alto, uma vez que os emissores esto ligados s entradas, logo se estes no tiverem conexo a juno base-emissor no ir conduzir, exatamente como uma entrada em nvel alto. Pode-se ainda ter circuito em que alguma entrada no utilizada, no recomendvel que esta fique sem conexo, uma vez que fica suscetvel a rudos, deve-se utilizar as ligaes das figuras b e c:

Existem situaes em que a entrada TTL deve ser mantida em nvel baixo, sendo colocada em nvel alto somente com o acionamento de uma chave por exemplo, logo utilizamos um resistor conectado terra, uma vez que a entrada desconectada reconhecida como nvel alto, o valor do resistor pode ser calculado como a razo entre o menor valor de entrada para nvel baixo e a corrente de entrada em nvel baixo. TECNOLOGIA MOS: Como estudamos em eletrnica analgica, existem transistores baseados em Metal-xido-Semicondutor, os CIs de tecnologia MOS construda a partir de de transistores MOS-FET tipo enriquecimento. Algumas vantagens que podemos descrever desta tecnologia o baixo consumo de potncia, facilidade de fabricao em relao a famlia TTL, alm de ocupar muito menos espao.

CIRCUITOS DIGITAIS COM MOS-FETS: Existem trs categorias de circuitos digitais que empregam MOS-FETS: P-MOS ( utilizam somente MOS-FETS canal P ); N-MOS ( utilizam somente MOS-FETS canal N ); C-MOS ( utilizam MOS-FETS com os dois tipos de canais). O espao ocupado diminui sensivelmente porque no h necessidade de implementao de resistores, estes so originados na tecnologia MOS com o prprio canal do transistor.

LGICA CMOS ( MOS COMPLEMENTAR ): Iremos representar os transistores MOS-FET canal N e canal P por blocos para facilitar a compreenso, abaixo vemos o inversor bsico CMOS:

Quando na entrada estiver presente o nvel alto, o MOS-FET canal N ir conduzir ( VGS > 0 V ) e o MOS-FET canal P no ir conduzir ( VGS = 0 V ), como resultado teremos nvel baixo na sada. Quando na entrada tivermos nvel baixo, o MOS-FET canal N no ir conduzir ( VGS = 0 V ) e o MOS-FET canal P ir conduzir ( VGS < 0 V ), portanto teremos nvel alto na sada.

PORTAS NAND E NOR CMOS: Abaixo vemos a porta NAND esquerda e a porta NOR a direita, na porta NAND quando nas entradas A e B houver nvel alto liga os MOS-FET canal N e desliga o canal P, logo somente haver nvel baixo na sada quando ambos MOS-FET canal N estiverem ligados levando a sada para o terra e esta condio somente ocorrer quando ambas as entradas estiverem em nvel alto. Na porta NOR temos uma situao simtrica, uma vez que a sada somente ter nvel alto quando em ambas as entradas houver nvel baixo, ento nenhum dos dois MOS-FET canal N ir ligar, mas ambos os MOS-FET canal P iro ligar fazendo com que haja nvel alto na sada.

CARACTERSTICAS DA SRIE CMOS: A famlia CMOS concorre diretamente com a famlia TTL, entretanto existem algumas funes na famlia CMOS que no esto disponveis na famlia TTL. Iremos estudar algumas caractersticas da famlia CMOS. Entre CMOS e TTL podemos dizer que so compatveis pino a pino sempre que as funes so as mesmas e os pinos de GND e alimentao so as mesmas, bem como as entradas e sadas das portas. Funcionalmente equivalentes quando as portas ou os FFs so os mesmos, mas a pinagem diferente. Eletricamente compatvel quando eles podem ser ligados diretamente um ao outro, sem preocupaes com a tenso de alimentao. A mais antiga srie CMOS a srie 4000 que foi primeiramente produzida pela RCA e equivalente srie 14000 da Motorola. Esta famlia tem um consumo muito baixo devido a alta impedncia de entrada da tecnologia MOS e podem operar uma larga faixa de tenso ( 3 a 15 V ), mas so lentos em relao a famlia TTL. Existe uma srie CMOS que funcionalmente equivalente a componentes TTL com a mesma numerao que a srie 74C, por exemplo um 74C74 um duplo FF disparado por borda ( CMOS ), tem a mesma funcionalidade que o TTL 7474. A verso aperfeioada da famlia 74C a 74HC/74HCT que alm de ser CMOS, compatvel com TTL, tem aumento na velocidade de operao comparvel a famlia 74LS. A srie 74AC/74ACT ( Advanced CMOS Tecnology ), esta srie funcionalmente compatvel a TTL, porm tem maior imunidade a rudo. Existe tambm a srie 74AHC/AHCT, que possui as vantagens de ser de alta velocidade com imunidade a rudo. Podemos encontrar tambm uma famlia que rene as melhores caractersticas da famlia TTL ( transistores Bipolares ) com as melhores caractersticas da famlia CMOS que a famlia BiCMOS, normalmente utilizada para interfaces, memrias, latches que esto conectados microprocessadores.

NVEIS DE TENSO LGICOS: Os valores de tenso que determinam os nveis lgicos diferente para cada uma das famlias CMOS, a tabela abaixo descreve os nveis: CMOS 74HCT 74AC 2,0V 3,5V 0,8V 1,5V 4,9V 4,9V 0,1V 0,1V 2,9V 1,4V 0,7V 1,4V TTL 74LS 74AS 2,0V 2,0V 0,8V 0,8V 2,7V 2,7V 0,5V 0,5V 0,7V 0,7V 0,3V 0,3V

Parmetro 4000B VIH(mn) 3,5V VIL(mx) 1,5V VOH(mn) 4,95V VOL(mx) 0,05V VNH 1,45V VNL 1,45V

74HC 3,5V 1,0V 4,9V 0,1V 1,4V 0,9V

74ACT 74AHC 74AHCT 74 2,0V 3,85V 2,0V 2,0V 0,8V 1,65V 0,8V 0,8V 4,9V 4,4V 3,15V 2,4V 0,1V 0,44V 0,1V 0,4V 2,9V 0,55V 1,15V 0,4V 0,7V 1,21V 0,7V 0,4V

74ALS 2,0V 0,8V 2,5V 0,5V 0,7V 0,4V

DISSIPAO DE POTNCIA: Quando o MOS-FET no est conduzindo sua corrente de entrada desprezvel ( nA ), logo a dissipao de potncia ser desprezvel tambm, entretanto quando estiver em situao de chaveamento o MOS-FET se comportar como um capacitor aumentando assim a dissipao de potncia:

FAN-OUT: Na tecnologia CMOS temos tambm uma limitao da quantidade de portas que podem ser conectadas a sada, mas no pelo consumo que baixssimo, mas pela capacitncia que gera atrasos de propagao:

ENTRADAS NO USADAS: Entradas CMOS nunca devem ficar desconectadas. Todas as entradas CMOS devem ser conectadas em um nvel de tenso fixo ( 0V ou VDD ) ou a alguma outra entrada. A eletricidade pode ser gerada de vrias formas, uma delas atravs do atrito e dependendo dos materiais envolvidos o valor de tenso pode ser elevado, a descarga desta tenso conhecido como ESD ( EletroStatic Discharge ), o corpo humano pode acumular uma eletricidade esttica suficiente para danificar um CI da famlia CMOS que muito mais sensvel, muito embora a proteo venha melhorando muito, entretanto existem vrios dispositivos de proteo contra ESD, principalmente em linhas de produo de montagem de placas eletrnicas. Em geral devemos pegar um componente eletrnico tentando tomar o devido cuidado de no tocar os terminais do componente ou mesmo procurar descarregar a eletricidade esttica que pode estar acumulada em nosso corpo tocando uma grande rea metlica antes de manusear o componente CMOS, se no tivermos um dispositivo anti-ESD. SADAS DE COLETOR ABERTO E DE DRENO ABERTO: A figura abaixo mostra um diagrama em bloco genrico de dois dispositivos lgicos CMOS e TTL, onde temos as suas sadas conectadas, isso pode ser um problema se tivermos uma sada em nvel alto e outra em nvel baixo, porque uma sada apresenta uma grande conduo do nvel alto e a outra grande conduo para o nvel baixo que ocasionar praticamente um curto entre a alimentao e o terra, uma elevada corrente. AS SADAS CMOS DE DISPOSITIVOS CONVENCIONAIS NUNCA DEVEM SER CONECTADAS JUNTAS. O mesmo ocorre para as sadas TTL ( veja abaixo na figura da direita ), a corrente acaba sendo muito elevada, haver aquecimento at a degradao do CI, portanto AS SADAS TTL TOTEM POLE NUNCA DEVEM SER CONECTADAS JUNTAS.

A soluo para este problema utilizar CIs que possuem na sada o coletor ( TTL ) ou o dreno ( CMOS ) em aberto ( est conectado somente no pino do CI e em nenhum outro lugar ) porque sempre que uma ou mais sadas estiverem em nvel baixo e outras em nvel alto entre elas sempre haver um resistor que ir limitar a corrente entre a alimentao e o terra. Tipicamente o resistor que conectado na sada de CIS com coletor ou dreno aberto chamado de resistor de pull-up e tipicamente tem o valor de 10 K, que no deixa a tenso VOH ficar abaixo do mnimo. Essa caracterstica pode ser usada para permitir que vrios dispositivos compartilhem o mesmo fio para transmitirem um nvel lgico para outro dispositivo, na prxima pgina podemos verificar o circuito TTL com e sem coletor aberto.

Atualmente este tipo de circuito com coletor/dreno aberto utilizado em buffers/drivers que so portas lgicas que acionam os pinos de controle de circuitos de potncia, por exemplo a base ou gate de transistores de potncia, muito largamente utilizados so os CIs 7406 ( inversor com coletor aberto ) e o 7407 ( buffer no inversor com coletor aberto ). Abaixo vemos situaes que podem ser utilizadas:

Podemos acionar pequenas lmpadas, rels, etc. SADAS LGICAS TRISTATE ( 3 ESTADOS ): Estes circuitos possuem 3 estados distintos, nvel alto, baixo e de alta impedncia, basicamente ambos os transistores pull-up ( transistor conectado para a alimentao ) e o transistor pull-down ( transistor conectado para GND ) ficam off proporcionando alta impedncia na sada do circuito, em geral circuito deste tipo possuem uma entrada de habilitao conhecida como enable.

Em geral este tipo de circuito utilizado para compartilhamento de barramentos ( vrios sinais distintos conectados em paralelo ), por exemplo internamente dentro de um PC existe um nico barramento que utilizado para endereos e dados, justamente com este tipo de circuito podemos selecionar atravs da entrada enable qual barramento iremos utilizar:

FAMLIA DE CIS DIGITAIS ECL: A famlia TTL utiliza transistores operando no modo saturado. Como resultado, a velocidade de chaveamento limitada, uma vez que para tirar um transistor da saturao leva um certo tempo, outra famlia lgica foi desenvolvida evitando que o transistor atinja a saturao, a famlia lgica ECL ( Emitter Coupled Logic ) Lgica com Acoplamento pelo Emissor, sua operao se baseia no princpio de chaveamento de corrente no qual uma corrente fixa menor que ICSAT chaveada do coletor de um transistor para outro. Os componentes nunca saturam, portanto chaveiam em uma velocidade muito alta. O atraso tpico de propagao de 360 ns, o que faz a famlia ECL ser mais rpida do que qualquer membro das famlias TTL ou CMOS. Os nveis lgicos nominais so -0,8V para o nvel lgico 0 e -1,8V para o nvel lgico 1. As margens de rudo para o pior caso da srie ECL so de aproximadamente 150 mV, estas margens pequenas tornam a famlia ECL invivel para operar em ambientes hostis do ponto de vista de rudos, com indstrias por exemplo. Um a porta lgica ECL sempre fornece na sua sada o complementar, o que significa a no utilizao de inversores. O fan-out tpico de 25, a dissipao de potncia tpica de 25 mW. Abaixo podemos ver a simbologia de uma porta OR da famlia ECL: