INSTITUTO TECNOLGICO DE AGUASCALIENTES

DEPARTAMENTO DE ELCTRICA Y ELECTRNICA INGENIERIA ELECTRNICA ELECTRONICA I LABORATORIO DE ELECTRNICA

CIRCUITOS SECUENCIALES

PROF: ING. PEDRO LUIS MUOZ LOPEZ

ALUMNO: MORA RO MO VJCTOR MANUEL

30/ 05 /2003

CIRCUITOS SECUENCIALES

MODELOS PAEA LOS CIRCUITOS SECUENCIALES El concepto secuencial no se restringe a los sistemas digitales. Por ejemplo, consideraremos el funcionamiento de un evaluador en un edificio de 4 pisos. El elevador acta como un circuito secuencial, ya que sus acciones estn determinadas por seales de entrada de sus tableros de control (en el elevador y en cada piso) y por su condicin actual, en el piso 1, 2, 3 o 4. El elevador debe recordar su posicin actual para determinar su siguiente transicin de piso. Por tanto, definimos el estado presente del elevador como una descripcin de su posicin de piso actual, con un historial de sus transiciones de piso pasadas. Un circuito lgico secuencial es aquel cuyas salidas no slo dependen de sus entradas actuales, sino tambin de una secuencia de entradas anterior, que, tal vez, sea arbitrariamente grande. El circuito de botones para el control de canales ascendentes y descendentes de una televisin o video casetera, es un circuito secuencial: la seleccin del canal depende de la secuencia pasada de pulsos de botn ascendente o descendente de canal, desde 10 horas antes, por lo menos o, quizs, desde la primera vez que activ la televisin. As, es inconveniente y, a menudo, imposible describir el comportamiento de un circuito secuencial por medio de una tabla que liste las salidas en funcin de la secuencia de entradas que se han recibido hasta el momento presente. Con el selector de canales de la televisin es imposible determinar que canal se ha seleccionado en el momento con slo ver la secuencia precedente de cambios en el selector de canales, ni aunque veamos la secuencia de los 10 o 100 pulsos precedentes, Se necesita ms informacin: el estado actual del selector de canales. El estado de un circuito secuencial, es una coleccin de variables de estado, cuyos valores en cualquier momento contienen toda la informacin pasada necesaria para establecer el comportamiento futuro del circuito. En un circuito lgico digital, las variables de estado son valores binarios correspondientes a ciertas seales lgicas del circuito. Un circuito con n variables de estado binarias tiene 2 n estados posibles. Por muy grande que parezca, 2 n siempre es finito, nunca infinito, de modo que los circuitos secuenciales son llamados, algunas veces, maquinas de estado finitos. los cambios de estado de la mayora de los circuitos secuenciales ocurren en tiempos especficos por una seal de reloj que corre libremente.

Los circuitos secuenciales en cambio, utilizan elementos de memoria (capaces de almacenar informacin binaria), por lo que la respuesta en las salidas no depende solamente del estado presente en las entradas sino tambin de la informacin previamente almacenada; es decir, una misma combinacin de estados en las entradas puede producir estados de salida diferentes. Los elementos de memoria ms simples son los latchs (o cerrojos biestables) y los flip-flops (o multivibradores biestables).

Son circuitos secuenciales: Las puertas los latchs y los flip-flops, los codificadores, los generadores de pulsos, los decodificadores, los registros de almacenamiento, los multiplexores, los registros de desplazamiento, los demultiplexores, los contadores, algunos circuitos aritmticos las memorias y los microprocesadores.

Los sistemas digitales pueden operar en forma asncrona o sncrona. En los sistemas asncronos, las salidas de los circuitos lgicos pueden cambiar de estado en cualquier momento en que una o mas de las entradas cambie. En los sistemas sncronos los tiempos exactos en que alguna salida puede cambiar de estado se determinan por medio de una seal denominada reloj o clock. Esta seal de reloj consiste en una serie de pulsos rectangulares o cuadrados como se muestra en la figura.

Denominaremos periodo al tiempo entre transiciones sucesivas en la misma direccin, esto es entre dos flancos de subida o entre dos flancos de bajada. La transicin de estado en los circuitos secuenciales sncronos se efectan en el momento en el que el reloj hace una transicin entre 0 y 1 (flanco de subida) o entre 1 y 0 (flanco de bajada). Entre pulsos sucesivos de reloj no se efectan cambios. DISPOSITIVOS DE MEMORIA En las aplicaciones de circuitos de conmutacin, casi todos los elementos de memoria son circuitos electrnicos biestables; es decir, existen indefinidamente en uno de dos posibles estados estables, 0 y 1. Los datos binarios se guardan en un elemento de memoria haciendo que el elemento pase al estado 0 para almacenar un 0 y al estado 1 para almacenar un 1. La salida q del circuito indica el estado presente del memoria. cada circuito de memoria tiene una o ms entradas de excitacin, llamadas as por que sirven para excitar o llevar el circuito a un estado deseado. los dispositivos de memoria reciben por lo general su nombre con base en sus entradas de excitacin particulares, diferentes de un dispositivo a otro.

El inverso del periodo es lo que denominamos la frecuencia del reloj. El ancho del pulso de reloj es el tiempo durante el cual la seal de reloj est en 1.

En el anlisis anterior sobre el latch SC podemos ver que es un circuito asncrono, ya que el estado cambia en cualquier momento que cambiemos las entradas y no sincronizado con un pulso de reloj. Para hacerlo sncrono se aade una entrada adicional como se muestra en la figura. El flip-flop sincronizado por reloj consiste del latch bsico con compuertas NOR mostrado anteriormente y dos compuertas AND. La salida de las dos compuertas AND quedar en 0 mientras el pulso de reloj est en 0, sin importar los valores de entrada de S y C. Cuando el pulso de reloj est en 1, la informacin de las entradas S y C pasa hacia el latch bsico. Como puede verse en el diagrama de tiempo, en este tipo de FF ahora los cambios se producen solamente cuando la seal de reloj est en 1. Pero esto no previene que el FF cambie varias veces durante un ciclo de reloj, y esto no es un comportamiento deseado, por lo tanto de alguna manera este FF sigue siendo de alguna manera asncrono (por lo menos mientras el pulso de reloj est en 1). Hay dos maneras de arreglar esto. Una es la de que el estado cambie una vez que termine el ciclo de reloj, y otra es la que el cambio ocurra en los flancos de bajada o de subida del pulso de reloj. Mas adelante se explicar como hacerlo. Nota: Hasta ahora hemos hablado indistintamente de latch o Flip-flop. La literatura es variada en este aspecto, y para efecto de este curso nos referiremos en general a todos estos circuitos como flip-flop(FF). En general se llama latch al circuito que sea asncrono y transparente, y Flip-Flop a los que sean sncronos y no transparentes. 1. Asncrono: las salidas cambian independientemente del reloj . 2. Transparente: las salidas cambian inmediatamente en respuesta a un cambio en las entradas. 3. Sncrono: las salidas cambian en los flancos de subida o bajada del pulso de reloj.

4. No transparente: durante la duracin del pulso de reloj, los cambios en las entradas no se reflejan en las salidas. En la gua siguiente (Flip-Flop) nos referiremos al tipo de FF que utilizaremos a lo largo del curso: los FF disparados por flanco.

Antes de pasar definitivamente a estudiar el comportamiento de los flip flop veamos otras configuraciones.

Flip Flop tipo J K

Un flip flop JK es un refinamiento del flip flop SC, en el que se elimina el estado indeterminado. Para J=K=1 el estado futuro ser igual al estado presente negado: Qn+1 =
TABLA CARACTERISTICA

S C Qn+1 0 0 0 1 1 0 1 1 Qn 0 1

Flip Flop tipo D

El flip-flop tipo D mostrado en la figura es una modificacin del FF SC. La entrada D va directamente hacia la entrada S y el complemento de D hacia la entrada C. De esta forma tenemos que el estado futuro ser igual al valor de la entrada D.
TABLA CARACTERISTICA

D 0 1

Qn+1 0 1

Flip Flop tipo T

Un flip flop tipo T se obtiene uniendo las dos entradas de un flip flop tipo JK. Si T=0 se mantendr el estado, si T=1 el estado futuro ser igual al complemento del estado presente.
TABLA CARACTERISTICA

T 0 1

Qn+1 Qn

Para todos los FF anteriores la tabla caracteristica describe el comportamiento del FF mientras el reloj est en 1. Durante el periodo en el que el reloj est en 0, no hay cambios en las salidas. Se denominan flip flop disparados por nivel. No es objetivo de este curso el anlisis detallado del comportamiento interno de los flip flops. Solo se muestra la circuiteria interna como referencia. En lo futuro indicaremos los flip flops con su diagrama simplificado.

Entradas asncronas
Los Flip-flops contenidos en los circuitos integrados a menudo proveen unas entradas adicionales para fijar en el estado 1 o en el 0 al FF en cualquier momento de forma asncrona, sin importar las condiciones presentes en las otras entradas. Esta entradas son normalmente llamadas SET o PRESET (para fijar en 1) o CLEAR (para fijar en 0). Son tiles para colocar los FF en un estado inicial, antes de comenzar con su funcionamiento de forma sncrona, sin la necesidad de utilizar un pulso de reloj. Por ejemplo, despus de encender un sistema digital, el estado inicial de los FF es indeterminado. Activando la entrada de clear, se inicializan en cero, y luego se comienza con el funcionamiento normal.

La figura muestra un FF con las entradas adicionales mencionadas. Para efecto de este curso y para simplificar los diagramas, a menudo se obviar la inclusin de estas entradas adicionales, si no son necesarias. Estas entradas pueden actuar con un nivel ALTO ( 1 ) o con un nivel BAJO (0) . En las tablas de especificaciones de los circuitos integrados se incluyen tablas que indican en cada caso la forma de funcionamiento. En el caso que se muestra, al aplicar un 0 en la entrada de clear el FF se fijar en 0.

TABLAS Y DIAGRAMAS DE ESTADO Las ecuaciones lgicas y las ecuaciones vectoriales definen por completo el comportamiento del circuito secuencial, para un dispositivo de memoria dado. Sin embargo, la descripcin, si bien es completa, no presenta una imagen calara de las relaciones entre las variables pertinentes. La relacin funcional existente entre la entrada, la salida, el estado presente y el siguiente estado se muestran de manera clara en tabla estados o diagramas de estados. El diagrama de estados es una representacin grfica de un circuito secuencial, en la que los estados del circuito aparecen como crculos y las transiciones de estado (el paso del estado presente y al siguiente estado Y) se indican con flechas. cada flecha est rotulada con las entrada x y la salida del circuito correspondiente z. La figura 4.2 muestra el diagrama de estados del contador. Notar que como no existen entradas, slo hay una posible alternativa como estado siguiente dado un estado actual.

Figure 4.2: Diagrama de estados de un contador BCD.

Figure 4.5: Diagrama de estados de un contador sncrono BCD ascendente/descendente.

Figure 4.8: Diagrama de estados de un detector de tres o ms unos consecutivos.

El comportamiento de los circuitos secuenciales se determina de las entradas, las salidas y los estados de los multivibradores (MVB). Ambas entradas y el estado siguiente son una funcin de las entradas y del estado presente. El anlisis de los circuitos secuenciales consiste en

obtener una tabla o un diagrama de la secuencia de tiempos de las entradas, salidas y estados internos. Es posible escribir expresiones booleanas que describan el comportamiento de los circuitos secuenciales. Sin embargo, estas expresiones deben incluir la secuencia de tiempos necesaria directa o indirectamente. Un diagrama lgico secuencial se reconoce como un circuito si ste incluye multivibradores. Los MVB pueden ser de cualquier tipo y el diagrama lgico puede o no incluir compuertas combinacionales. Muchos circuitos lgicos contienen multivibradores biestables, monoestables y compuertas lgicas que se conectan para realizar una operacin especfica. Con frecuencia se usa una seal de reloj primaria para ocasionar que los niveles lgicos del circuito pasen a travs de una determinada secuencia de estados. En trminos generales, los circuitos secuenciales se analizan siguiendo el procedimiento que se describe a continuacin: