ASSOCIAO EDUCACIONAL DOM BOSCO FACULDADE DE ENGENHARIA DE RESENDE CURSO DE ENGENHARIA ELTRICA / ELETRNICA

JFETs e MOSFET's

LIANA DE SOUZA RITTER

RESENDE - RJ

2 17 de Maro de 2013 LIANA DE SOUZA RITTER

JFETs e MOSFET's

Relatrio de experimento apresentado Associao Educacional Dom Bosco, Faculdade de Engenharia de Resende, como exigncia da disciplina de Eletrnica II do Curso de Engenharia Eltrica/ Eletrnica, para Grau parcial do 1 Bimestre.

Orientadora: Professora Eliane Santos

RESENDE 17 de Maro de 2013

SUMRIO RESUMO .............................................................................................................................. 3

RESUMO Neste relatrio apresento a configurao, aplicaes, caractersticas, comparaes com o TBJ, condies de polarizao, e diferenas entre dispositivos de Canal p e Canal n para os transistores unipolares de efeito de campo de juno JFet. So relatados os procedimentos e resultados para as seguintes experincias: corrente de dreno para tenso de gate nulo (IDSS), tenso de porta para corrente de dreno nulo (VGS(OFF)) e curva de transcondutncia. Palavras-Chave: Transistores unipolares. JFet. Curva de transcondutncia.

INTRODUO Os transistores bipolares se baseiam em dois tipos de cargas: lacunas e eltrons, e so utilizados amplamente em circuitos lineares. No entanto existem aplicaes nos quais os transistores unipolares com a sua alta impedncia de entrada so uma alternativa melhor. Este tipo de transistor depende de um s tipo de carga, por isso o nome unipolar. H dois tipos bsicos: os transistores de efeito de campo de juno (JFET - Junction Field Effect transistor) e os transistores de efeito de campo de xido metlico (MOSFET).

FUNDAMENTAO TERICA FET um dispositivo de trs terminais utilizado em vrias aplicaes que em muito se

assemelham s funes do transistor TBJ. A diferena que o TBJ um dispositivo controlado por corrente e o JFET um dispositivo controlado por tenso.

Figura 1: Representao do Controle de TBJ e do JFet

Os jfets e mosfet's possuem algumas caractersticas especiais que melhoram as condies de operao em certas aplicaes. 1.1 Aplicaes e Comparaes o o o Pr-amplificador de vdeo para cmeras de TV, Estgios amplificadores de RF para receptores de comunicaes Instrumentos de medio, etc.

Uma das caractersticas mais importantes do FET a alta impedncia de entrada. Essa caracterstica muito relevante no projeto de amplificadores lineares. Existem dois tipos bsicos: o FET de juno (JFET) e o FET de porta isolada (IGFET) tambm chamado de MOSFET (MOSFET de depleo ou MOSFET de intensificao).

Figura 2: Tabela de Comparao de Qualidade de FET e TBJ

1.2

JFet Como visto o JFET um dispositivo de trs terminais, sendo que um deles controla a

corrente entre os outros dois. Para esse transistor, o dispositivo de canal n ser o principal e haver pargrafos e sees a respeito do impacto do uso de um JFET de canal p.

Figura 3: Construo do JFet

Regio de Depleo: Na ausncia de um potencial aplicado, o potencial JFET possui duas junes p-n no polarizadas. Uma regio de depleo no possui portadores livres e, por isso, no permite a conduo atravs da regio.

1.2.1 VGS = 0V, VDS > 0V Porta conectada fonte para dar condio VGS = 0V; Resultado: terminal de porta e fonte no mesmo potencial e uma regio de depleo na extremidade inferior de cada material p; Aplicando VDD (=VDS), estabelece-se a corrente ID; ID=IS.

Figura 4: JFet com Regio de Depleo

Observao: Note que a regio de depleo na parte superior maior que a inferior.

A regio superior do material est polarizada reversamente em cerca de 1,5V e a regio inferior polarizada reversamente em apenas 0,5V.

Figura 5: JFet

medida que a tenso VDS aumenta, a corrente aumenta (lei de Ohm). O grfico mostrado no Grfico 1.

Grfico 1: JFet - VDS aumenta, a corrente aumenta

Elevando o valor de VDS a um valor em que as duas regies de depleo se toquem, surge a condio de estrangulamento (VP). ID no cortada, pois ele limitada pela corrente mxima IDSS. A condio de estrangulamento mostrada abaixo ( Figura 6).

Figura 6: Condio de Estrangulamento do JFet

Se VDS > VP JFET caractersticas de uma fonte de corrente Logo: IDSS mxima se VGS = 0V e VDS > |VP|

Figura 7: Fonte de Corrente equivalente para VGS=0V, VDS>VP

1.2.2 VGS < 0V Aplicando uma tenso negativa, pode-se definir curvas semelhantes VGS=0V, mas com valores para VDS.

1.2.3 VGS = VP Logo: ID = 0mA

10

Figura 8/ Grfico 2: Aplicao de uma tenso negativa no terminal de porta de um JFET

1.2.4

Diferenas entre Dispositivos de Canal P e Canal N O JFET de canal p tem exatamente a mesma estrutura que o dispositivo de canal n,

mas as localizaes dos materiais do tipo p e n so trocadas.

Figura 9: Diferenas Canal P e Canal N

11

Grfico 2: Grfico Canal P

No Grfico 2, o crescimento vertical indica que houve uma ruptura, e a corrente atravs do canal (no sentido normalmente esperado) limitada agora apenas pelo circuito externo.

Grfico 3: Grfico Canal N

12

Figura 10: Smbolos do JFET: canal N; canal P

3 MATERIAIS E EQUIPAMENTOS UTILIZADOS NAS EXPERINCIAS - 1 Mdulo Universal 2000, - 1 Placa de Experincia CEB 05, - 1 Osciloscpio, - 1 Multmetro (digital ou analgico) e, - 1 Miliampermetro.

PROCEDIMENTOS E RESULTADOS Realizei experimentos para os principais parmetros dos JFets: Corrente de Dreno

para Tenso de Gate Nulo (IDSS) , Tenso de Porta para Corrente de Dreno Nulo ( VGS (OFF)) e tracei a Curva de Transcondutncia.

4.1

Corrente de Dreno para Tenso de Gate Nulo (IDSS) Antes de ligar o mdulo universal, coloquei a chave liga/desliga da fonte varivel na

posio desligada e instalei a placa CEB-05 no Slot E ou F do mdulo. Fechei as chaves Ch1, Ch2, Ch3 e Ch4 do DIP Switch.

13 Coloquei o voltmetro na sada da fonte varivel. Liguei o mdulo e ajustei a tenso da fonte varivel em +10 V e 1,5 V, respectivamente. Ajustei o miliampermetro numa escala para medir corrente na faixa dos 50 mA DC e conectei nos terminais A1 (positivo) e A2 (negativo) da placa CEB-05. Liguei a chave da fonte varivel para alimentar o circuito. Nesta situao, tem-se o seguinte circuito equivalente:

Figura 11: Circuito montado para Experincia de Corrente de Dreno para Tenso de Gate Nulo (IDSS)

Medi e anotei o valor da corrente de dreno para VGS igual zero: IDSS = 14,10 mA. Esperei alguns instantes e observei a diminuio da corrente de Dreno em conseqncia do aumento de temperatura do JFET (coeficiente trmico negativo). Nota: O coeficiente trmico negativo uma das caractersticas vantajosas dos transistores FETs e MOSFETs em comparao aos transistores bipolares, pois evita o fenmeno da corrida trmica.

14 4.2 Tenso de Porta para corrente de Dreno nulo (VGS(OFF))

Desliguei a chave da fonte varivel. Ajustei a tenso para +12 V e 1,5 V respectivamente. Mudei as posies das chaves DIP Switch da placa, de modo que somente Ch1 e Ch5 fiquem fechadas. Nesta situao, tem-se o circuito equivalente da Figura 1.2. Verifiquei as conexes e a escala do miliampermetro e liguei a fonte varivel. Coloquei o voltmetro entre os pontos PT1 e PT0. Ele indicou a tenso negativa no gate. Aumentei gradualmente a tenso negativa e observei no miliampermetro que a corrente de dreno diminua. Quando a corrente de dreno caiu para cerca de 1uA, medir e anotar a tenso negativa do gate (diminu a escala do miliampermetro para melhorar a preciso da leitura). VGS(OFF) = - 4,40V Nota: Este o valor aproximado da tenso de porta (Gate) para estrangulamento do canal de conduo (corrente de dreno zero). Para tenses negativas maiores que VGS(OFF), o JFET uma chave aberta entre dreno e fonte.

15

Figura 12: Circuito montado para Experincia de Tenso de Porta para corrente de Dreno nulo (VGS(OFF))

4.3

Curva de Transcondutncia

Os dois parmetros anteriores definem os pontos extremos da curva (anotei estes valores na Tabela 1). Para traar a curva de transcondutncia do JFET foi necessrio levantar outros pontos intermedirios. Procedi da seguinte maneira: Diminu novamente a tenso negativa, ajustando a tenso no gate para os valores aproximados de , e de VGS(OFF) . Completei a Tabela 1 com os valores da tenso no gate (voltmetro em PT1) e os correspondentes valores de corrente de dreno ID (miliampermetro).

16 Tabela 1: Valores obtidos para o Trao de Curva de Transcondutncia

VGS [V] VGS = 0 -1,262 -2 -2,5 -3 -4,4 VGS(OFF) = - 5,15 ID (A) 0,0141 0,00766 0,00452 0,003 0,00167 0,0000015 ID = 0

Observaes: Foram adotadas as seguintes consideraes: - Para a configurao da placa estabelecida pelo roteiro no item 4.1 a tenso estaria em 0 V; - A tenso negativa foi ajustada ao mximo valor negativo da fonte que o multmetro leu (-1,262 V) (continuando a experincia para o item 4.2). Usando os valores da Tabela 1, tracei a curva de transcondutncia do JFET:

Curva de Transcondutncia
0,016 0,014 0,012 0,01 0,008 0,006 0,004 0,002 0 -6 -4 V -2 0

Srie1

Grfico 3: Curva de Transcondutncia Gerada para os Valores Obtidos

17 5 CONCLUSO Aplicando-se uma tenso positiva VDS atravs do canal, e conectando-se a porta diretamente a fonte estabelece a condio VGS = 0 V, obtm-se a porta e a fonte no mesmo potencial. IDSS a corrente mxima de dreno para um JFet, e definido pela condio VGS = 0 e VDS > 0V. Quando uma tenso negativa aplicada porta (VGS < 0), a regio de depleo da juno canal-porta se alarga e o canal torna-se mais estreito. Assim a resistncia do canal aumenta e a corrente ID (para uma dada intensidade de VDS) diminui. Transcondutncia a taxa de variao da corrente de dreno em relao a tenso aplicada na porta/fonte. Em outras palavras, transcondutncia mede uma variao da corrente de dreno em funo de uma tenso plicada na porta/fonte.

REFERNCIAS

18

TRANSISTORES DE EFEITO DE CAMPO. Apostila. SANTOS, Elaine. 2013. JFETS E MOSFETS. Roteiro Captulo 5. Faculdade de Engenharia de Resende.