LABORATORIO DE SISTEMAS DIGITALES PRCTICA No.

5 Tema: Operaciones aritmticas binarias Objetivo: Familiarizar al estudiante con la utilizacin y funcionamiento de circuitos lgicos combinacionales que realizan operaciones aritmticas binarias. TRABAJO PREPARATORIO: 1. Consultar las caractersticas, tabla de funcin y distribucin de pines de los circuitos integrados: 7480, 7482, 7483, 74183, 74283. CIRCUITO INTEGRADO 7480 Caractersticas: sumador completo de bit simple y de alta velocidad. Est diseada para aplicaciones de: media y alta velocidad, bit mltiple y paralelo-aditivo/carry serie. Posee compuertas de entrada complementarias. Sus salidas expresan la suma; suma complementaria de las entradas y con salida de carry invertida. Tabla de Funcin Entradas Salidas Cn B A Cn+1 0 0 0 1 1 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 0 0 CIRCUITO INTEGRADO 7482 Caractersticas: Este sumador completo realiza la suma de dos nmeros binarios de dos bits cada uno. Est diseado para aplicaciones de: media y alta velocidad, bit mltiple y paraleloaditivo/carry-serie. Las salidas de suma () estn provistas por cada bit, y el carry resultante (C2) es obtenido del segundo bit. 0 1 1 0 1 0 0 1 Diagrama de Pines

Tabla de Funcin INPUTS OUTPUT WHEN WHEN C0=0 C=1 1 2 C2 1 2 C2 0 0 0 1 0 0 1 0 0 0 1 0 1 0 0 0 1 0 0 1 0 1 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 1 0 0 0 1 0 0 1 1 0 1 0 0 1 1 0 1 1 0 1 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1

Diagrama de Pines

A1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

A2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

B1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

B2 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

CIRCUITO INTEGRADO 7483 Caractersticas: Este circuito integrado es un sumador completo, es un circuito mejorado, realiza la suma de dos nmeros binarios de 4 bits. Tabla de Funcin Diagrama de Pines

CIRCUITO INTEGRADO 74183 Caractersticas: Este doble sumador completo se caracteriza por tener una salida de carry individual desde cada bit para usar en mltiple entrada, en tcnicas de almacenamiento de carry para producir las salidas verdaderas de carry y de suma con no ms de dos retardos de compuerta.

Tabla de Funcin
INPUTS Cn B 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 A 0 1 0 1 0 1 0 1 OUTPUT Cn+1 0 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1

Diagrama de Pines

CIRCUITO INTEGRADO 74283: Caractersticas: Los sumadores 283 y LS283 son elctricamente y funcionalmente idnticos al 83 y LS83A respectivamente, solo la distribucin de pines ha sido cambiada. Tabla de Funcin Diagrama de Pines

2. Consultar las caractersticas, tabla de funcin y distribucin de pines de los circuitos integrados: 74181, 74381 y 74382. Las ALU son integrados que realizan operaciones lgicas y aritmticas. Mediante dos operandos REG-A y REG-B. y por lo tanto algunas entradas de seleccin. La siguiente figura muestra el diagrama de bloques de una ALU de 8 bits.

CIRCUITO INTEGRADO 74181: Tiene una complejidad de 75 equivalentes compuertas en un solo chip monoltico, realiza 16 diferentes operaciones aritmticas binarias con dos entradas de 4bits cada uno, estas operaciones son seleccionadas mediante 4 lneas de seleccin que incluyen suma, resta, decremento y transferencia correcta. Los grficos del integrado se presentan a continuacin: Tiene operandos de 4 bits y tres a cinco entradas de seleccin, permitiendo 32 operaciones diferentes.

CIRCUITOS INTEGRADOS 74381 74382 Estos circuitos integrados son Schottky de baja potencia y Unidades Lgicas Aritmticas (ALUs)/Generador de Funciones Schottky TTL, que ejecuta 8 operaciones aritmtica/lgicas binarias en dos palabras de 4-bits. Las funciones XOR, AND y OR de las dos variables Booleanas son proporcionadas sin la necesidad de circuitera externa. La nica diferencia entre el 381 y el 382 es que uno proporciona salidas de exceso anticipado en grupo mientras que el otro proporciona salidas de exceso y desborde propagado.

Tabla de Funcin

Distribucin de pines

3. Construya un sumador de cuatro bits utilizando un semisumador y tres sumadores completos en base a compuertas.

Diseo del semisumador

Bo 0 0 1 1 Ao 0 1 0 1 S 0 1 1 0 Co 0 0 0 1

De aqu se deduce que: S 0 A0 B0

C0 A0 BO
U1:A

Ao Bo

1 1

1 3 2 74LS86

? S

U2:B
4 6 5 74S08

? Co

Diseo del sumador completo: Ci 0 0 0 0 1 1 1

U1:A

Bi 0 0 1 1 0 0 1 1
3

Ai 0 1 0 1 0 1 0 1

Si 0 1 1 0 1 0 0
? S

Co 0 0 0 1 0 1 1 1

Ao Bo

1 1

1 2

1
74LS86

De aqu se deduce que:

4

U2:B
6 5 74S08

Si Ai Bi Ci Co AiBi Ai BiCi

? Co

U1:B

Ai Bi Ci

1 1 1
U3:A
1

4 6 5 10 74LS86 9

U1:C
8

Si

74LS86

U3:C
3 10

2 74LS00 4

U3:B
6 5 74LS00

8 9 74LS00

Co

Sumador de 4 bits

U1:A

Ao Bo

0 1

1 3 2 74LS86 4 6 5 74S08

So

U2:B

U1:B

A1 B1

0 1
U3:A
1

4 6 5 10 74LS86 9

U1:C
8

S1

74LS86

U3:C
3 10

2 74LS00 4

U3:B
6 5

8 9 74LS00

U1:D

74LS00

Ai Bi

1 0
U3:D
13

12 11 13 2 74LS86 1

U4:A
3

S2

74LS86

U5:B
11 4

12 74LS00 1

U5:A
3 2

6 5 74LS00

U4:B

74LS00

Ai Bi

1 1
U5:C
10 9 74LS00

4 6 5 10 74LS86 9

U4:C
8

?
U6:A
1 3 2

S3

74LS86 8

U5:D
13 11 12 74LS00

? Co

74LS00

4. Disee un circuito sumador paralelo de acarreo anticipado de un solo bit utilizando compuertas lgicas(A-O-N)

U1:A
1 3 2

1
1

U4:A
2

U2:B
74LS08 4 6 5

74LS04 4

U1:B
6 5

U3:A
74LS32 1 3 2 74LS08 12 11 13 74LS32 6 5

U2:D U3:B

1
3

U4:B
4 74LS04

74LS08

U1:C
9 8 10 74LS08 9 8 10

? ?

U2:C

74LS08 1

U5:A
3 2 74LS32

U1:D
12 11 13

74LS32

1
5

U4:C
6 74LS04

74LS08

U2:A
1 3 2 74LS32 9 8 10 74LS08

U3:C

5. Usando sumadores binarios de 4 bits y los mdulos que se consideren necesarios, disee un sumador de dgitos decimales en cdigo BCD. Este sumador aceptara como entrada 9 bits que representan 2 dgitos BCD ms un acarreo de la etapa

anterior. Generar como salida 5 bits que corresponden a un digito BCD mas un acarreo a la etapa siguiente. Utilice el circuito integrado 7483.

1 0 0 1

U1
10 8 3 1 11 7 4 16 13 A1 A2 A3 A4 B1 B2 B3 B4 C0 74LS83 C4 14 S1 S2 S3 S4 9 6 2 15 10 8 3 1 11 7 4 16 13

U2
A1 A2 A3 A4 B1 B2 B3 B4 C0 74LS83 C4 14 S1 S2 S3 S4 9 6 2 15

? ? ? ? ?

1 0 0 1

U3:A
74LS32

U3:B
4 6 5 74LS32

U4:A
74LS08

6. Disear un circuito sumador-restador de 2 nmeros de 4 bits en complemento a 1. Utilice el circuito integrado 74181.
S/R

0
U3:E
11 10

U2
2 23 21 19 1 22 20 18 7 A0 A1 A2 A3 B0 B1 B2 B3 CN S0 S1 S2 S3 M 74LS181 9 F0 F1 F2 F3 A=B CN+4 G P 9 10 11 13 14 16 17 15 5

U4:C
6

0
9

U3:F 74LS04
8

? ? ? ?

0 0 0 1 1 1 0
1

U4:D 74LS04
13 12

U4:A 74LS04
2

U4:E 74LS04
11 10

U4:B 74LS04
3 4 74LS04 U1:A 1 3 2 74LS86 74LS04 1

U3:A
2

6 5 4 3 8

U4:F 74LS04
8 74LS04

U2(S3)

U5:A
1 3 2

U1:B
4 5

U3:B
6 3 74LS04 4

74LS86

U1:C 74LS86
9 8 10 74LS86 5

U3:C

6 74LS04

U1:D
12 13

U3:D
11 13 74LS04 12

74LS86

BIBLIOGRAFA -Sistemas Digitales, Carlos Novillo M. - http://www.datasheetarchive.com/. -http://www.datasheetcatalog.com/. -http://ilde-sosa.tripod.com/pdf/15_sumador_BCD.pdf.