UNIVERSIDADE FEDERAL DO ESPRITO SANTO CENTRO TECNOLGICO DEPARTAMENTO DE ENGENHARIA ELTRICA PROJETO DE GRADUAO

PROJETO DE UMA FONTE CHAVEADA UTILIZANDO MICROCONTROLADOR

MARCO ANTONIO SARTER STOCO

VITRIA ES DEZEMRO DE 2006

MARCO ANTONIO SARTER STOCO

PROJETO DE UMA FONTE CHAVEADA UTILIZANDO MICROCONTROLADOR

Parte escrita do projeto de graduao do aluno Marco Antonio Sarter Stoco, apresentado ao departamento de Engenharia Eltrica do Centro Tecnolgico da Universidade Federal do Esprito Santo, para obteno do grau de Engenheiro Eletricista.

VITRIA ES DEZEMBRO DE 2006

MARCO ANTONIO SARTER STOCO

PROJETO DE UMA FONTE CHAVEADA UTILIZANDO MICROCONTROLADOR

COMISSO EXAMINADORA:

________________________________________ PROF. Dr. Domingos Svio L. Simonetti Orientador

________________________________________ PROF. Dr. Paulo Jos Mello Menegz Examinador

_________________________________________ PROF. Dr. Jos Luiz de Freitas Vieira Examinador

Vitria - ES, 20 de Dezembro de 2006

Aquele que conhece o inimigo e a si mesmo, ainda que enfrente cem batalhas, jamais correr o perigo. Aquele que no conhece o inimigo, mas conhece a si mesmo, s vezes ganha, s vezes perde. Aquele que no conhece nem o inimigo nem a si mesmo, est fadado ao fracasso e correr perigo em todas as batalhas. Sun Tzu, em A Arte da Guerra.

DEDICATRIA

Aline, aos meus pais e irmo, aos meus amigos e a todos que me ajudaram.

ii

AGRADECIMENTOS

Agradeo, em primeiro lugar a Deus, pois sem Ele nada posso e nada sou. Aline, pelo carinho, apoio e compreenso nas horas mais difceis. Aos meus pais e irmo, por estarem sempre ao meu lado. Ao professor Domingos Svio Lyrio Simonetti, pelo apoio durante a realizao desse trabalho. Aos meus amigos, e em especial Andr, Emlio e Guilherme, por terem me ajudado sempre que precisei. A todos que de alguma forma me ajudaram e acreditaram em mim.

iii

LISTA DE FIGURAS
Figura 1: Esquema do projeto da fonte chaveada. .................................................................................. 11 Figura 2: Conversor Buck. ............................................................................................................................. 13 Figura 3: Conversor Boost............................................................................................................................. 14 Figura 4: Conversor Buck-Boost.................................................................................................................. 15 Figura 5: Circuito de um conversor uk (a), Sepic (b) e Zeta (c). ........................................................ 16 Figura 6: Conversor Flyback. ........................................................................................................................ 17 Figura 7: Formas de onda do conversor Flyback operando em conduo contnua (primeira coluna) e descontnua (segunda coluna). ........................................................................................ 18 Figura 8: Conversor Forward. ....................................................................................................................... 19 Figura 9: Tenso e corrente no elemento chaveador. ............................................................................ 20 Figura 10: Conversor boost utilizando snubber dissipativo de turn-on e turn-off. ........................ 21 Figura 11: Grampeador de tenso. .............................................................................................................. 22 Figura 12: Esquema de um retificador com alto fator de potencia. .................................................... 22 Figura 13: Esquema do projeto do conversor flyback isolado. ........................................................... 24 Figura 14: Circuito montado para simulao. ........................................................................................... 34 Figura 15: Resposta de tenso na sada do conversor flyback em malha aberta........................... 35 Figura 16: Simulao da tenso dreno-fonte no MOSFET sem grampeamento. ............................. 35 Figura 17: Simulao da tenso dreno-fonte no MOSFET com grampeamento.............................. 36 Figura 18: Tenso e corrente no MOSFET durante o corte. .................................................................. 36 Figura 19: Correntes no MOSFET (vermelho) e no diodo (azul) do estgio de sada. ................... 37 Figura 20: Tenso (verde) e corrente (vermelha) de entrada sem filtro de entrada........................ 38 Figura 21: FFT da corrente de entrada sem filtro de entrada. .............................................................. 38 Figura 22: Tenso (verde) e corrente (vermelha) de entrada com filtro de entrada. ...................... 39 Figura 23: FFT da corrente de entrada com filtro de entrada. .............................................................. 39 Figura 24: Distribuio de potncias consumidas e entregue pela rede. ......................................... 40 Figura 25: Circuito de alimentao dos sistemas de leitura, controle e acionamento. ................. 41 Figura 26: Mdulo de controle Microcontrolador. ................................................................................ 44 Figura 27: Mdulo de leitura de tenso de sada. .................................................................................... 45 Figura 28: Circuito gatilhador IR2011 acionando o MOSFET. .............................................................. 46 Figura 29: Placa do projeto final. ................................................................................................................. 47 Figura 30: Formas de onda de tenso (amarela) e corrente (rosa) de entrada para valor mdio de 127Vrms de entrada.......................................................................................................................... 48 Figura 31: Tenso entre dreno e fonte do MOSFET no prottipo........................................................ 48 Figura 32: Tenso de sada do circuito principal de potncia.............................................................. 49 Figura 33: Sada do gatilhador para acionamento do MOSFET. .......................................................... 50 Figura 34: Imagem de roteamento do projeto final ................................................................................. 55

iv

LISTA DE TABELAS
Tabela 1: Dimensionamento para vrios valores de

n . ......................................................................... 30

Tabela 2: Testes de rendimento e fator de potncia da entrada da fonte. ........................................ 51

GLOSSRIO

A/D - Analgico/Digital BJT Transistor de juno bipolar FFT Transformada rpida de Fourrier IGBT- Transistor bipolar de gatilho isolado MOSFET Semicondutor xido-metal de efeito de campo TDH - taxa de distoro harmnica total SEPIC Conversor de indutncia primria simples

vi

SUMRIO 1. Introduo ...........................................................................................10 2. Teoria das Fontes Chaveadas ...........................................................12

2.1 Conversores sem isolao.......................................................................12
Conversores Buck ....................................................................................... 12 Conversores Boost ...................................................................................... 14 Conversores Buck-Boost ............................................................................ 15 Conversores Cuk, Sepic e Zeta ................................................................. 16 Conversor Flyback....................................................................................... 17 Conversores Forward .................................................................................. 18 Snubbers....................................................................................................... 20 Grampeadores.............................................................................................. 21 2.1.1 2.1.2 2.1.3 2.1.4

2.2

Conversores com isolao ......................................................................17

2.2.1 2.2.2

2.3

Perdas por comutao em fontes chaveadas ........................................20

2.3.1 2.3.2

2.4

Retificadores com alto fator de potncia................................................22

3. Projeto da Fonte de Potncia ............................................................23

3.1. O projeto ....................................................................................................23
Dimensionamento do MOSFET e do diodo do estgio de sada ............. 24
Clculo da indutncia no primrio e no secundrio ......................................... 25 Clculo de K .......................................................................................................... 26 Clculo do ciclo ativo D mnimo e mximo........................................................ 26 Clculo da corrente RMS entre dreno e fonte no MOSFET ( I Trms ) ................. 27 Clculo da mxima tenso de bloqueio do MOSFET ( VTblock ).......................... 27 Clculo da corrente eficaz que circula no diodo do secundrio ( I Drms ) ........ 28 Clculo da mxima tenso de bloqueio no diodo de sada ( VDblock ) .............. 28 Clculo da mxima corrente de pico no diodo do estgio de sada ( I PKd ) .. 29 Clculo da mxima corrente de pico no MOSFET ( I PKt ) ................................ 29 3.1.1.1. 3.1.1.2. 3.1.1.3. 3.1.1.4. 3.1.1.5. 3.1.1.6. 3.1.1.7. 3.1.1.8. 3.1.1.9.

3.1.1

3.1.2 3.1.3

Dimensionamento dos indutores acoplados ............................................ 31 Dimensionamento do capacitor do filtro de sada .................................... 33

3.2.

Simulaes ................................................................................................33

4. Sistemas de Controle, Leitura e acionamento.................................41

vii

4.1. 4.2. 4.3. 4.4.

O microcontrolador PIC............................................................................41
O algoritmo implementado.......................................................................... 43

4.1.1.

O mdulo de controle ...............................................................................44 O mdulo de leitura ..................................................................................45 O mdulo de acionamento .......................................................................45

5. Montagem e resultados prticos ......................................................47 6. Concluso ...........................................................................................52 Apndice A ................................................................................................54 Apndice B ................................................................................................55 Referncias Bibliogrficas.......................................................................56

viii

RESUMO
Esse trabalho trata do projeto, montagem e testes de uma fonte chaveada microcontrolada com topologia Flyback isolada para alimentar um amplificador de udio classe D. Inicialmente feito um breve estudo sobre a teoria de fontes chaveadas e de circuitos de reduo de temperatura e de picos de tenso no elemento chaveador, no caso um MOSFET. Posteriormente feito o projeto da parte de potncia e a escolha dos principais elementos do circuito. A partir da so feitas simulaes, a fim de validar os dados obtidos durante o processo de dimensionamento. feita tambm uma breve descrio sobre o microcontrolador escolhido, e o controlador implementado, bem como dos circuitos de interface de leitura, controle e acionamento do MOSFET. So mostrados resultados prticos obtidos em laboratrio das principais formas de onda e do rendimento do circuito. Por ltimo feita uma discusso dos resultados obtidos, comentando alguns aspectos importantes da anlise de tais resultados, e indicando sugestes de trabalhos futuros.

ix

10

1. Introduo
Em uma sociedade que cada vez consome mais energia, o melhor aproveitamento da mesma e conseqentemente a reduo de perdas so assuntos que vem sendo muito estudados. Como no poderia ser diferente, estudos na rea de eletrnica de potncia tm sido feitos a fim de conseguir equipamentos de processamento de potncia menores, mais leves e com melhor eficincia. Com isso vem crescendo o nmero de pesquisas na rea de conversores que operam em altas freqncias de comutao (fs > 20 kHz). Tais conversores utilizam em sua maioria o controle por modulao de largura de pulso (PWM ). A utilizao de microcontroladores para efetuar o controle e a gerao do PWM nesses equipamentos vem se tornando cada vez mais comum, pois com o aumento da capacidade de processamento e armazenamento de tais dispositivos, possvel implementar tcnicas de controle cada vez mais elaboradas e precisas. Existem vrias topologias de amplificadores de udio, dentre elas se destacam os amplificadores classe D, pois alm de apresentarem alto rendimento, tais amplificadores apresentam leitura e controle digitais, o que facilita o tratamento digital do som. O objetivo deste trabalho projetar, simular e montar uma fonte de alimentao leve, robusta, eficiente e de alta qualidade na tenso de sada, que tem funo de alimentar um amplificador de udio classe D, de 60 watts, que est sendo implementado pelo aluno Guilherme Buzato Talhate como seu Projeto de Graduao. Para isso as exigncias abaixo devem ser satisfeitas. Uma tenso de sada de 40V com corrente mxima de sada de 1,5A . Uma tenso de sada de 12V com corrente mxima de sada de 1A . Rendimento superior a 90% Corrente de entrada com baixa TDH Tenso de entrada entre 100 e 240Vrms Oscilao mxima de 1V para tenso de sada.

11 A fonte ser composta de quatro blocos principais, que sero dispostos como mostra a Figura 1.

Rede eltrica

Conversor de Potncia

Tenso de sada Sistema de Leitura da tenso de sada

Sistema de acionamento

Sistema de controle

Figura 1: Esquema do projeto da fonte chaveada.

O sistema de controle ser feito com a utilizao de um microcontrolador para fazer os clculos da atuao e para gerar o sinal PWM com freqncia de 50kHz. No captulo 2 ser feito um breve estudo sobre a teoria das fontes chaveadas, onde sero apresentadas algumas topologias tpicas. Ainda no captulo 2 ser feito um resumo sobre os problemas de aquecimento em fontes chaveadas e circuitos auxiliares que tm objetivo de diminuir as perdas de potncia e os picos de tenso nos elementos das mesmas. O captulo 3 aborda o projeto da parte de potncia da fonte chaveada, bem como simulaes computacionais da fonte escolhida. No captulo 4 ser abordado o projeto dos sistemas de controle, leitura e acionamento, como mostrados na Figura 1, dando uma abordagem especial ao microcontrolador escolhido, seus aspectos fsicos e computacionais, bem como ao algoritmo de controle implementado. O captulo 5 conter detalhes da montagem e sero apresentados resultados prticos medidos em laboratrio. O captulo 6 tratar das concluses do trabalho.

12

2. Teoria das Fontes Chaveadas

Fontes Chaveadas (ou do ingls switching-mode power supplies, SMPS) convertem tenso CC, em geral no regulada, em uma tenso CC regulada de sada. A regulao normalmente conseguida por modulao por largura de pulsos, sendo o dispositivo de chaveamento na maioria das vezes um BJT, MOSFET ou um IGBT de potncia. Em muitas aplicaes necessrio que a sada da fonte esteja isolada eletricamente da entrada, fazendo-se uso de transformadores. Em alguns casos o uso dessa isolao implica na alterao do circuito para permitir um adequado funcionamento do transformador, ou seja, para evitar a saturao do ncleo magntico. O uso ou no de isolao divide as fontes chaveadas em dois grupos bsicos, as fontes isoladas e as fontes no isoladas. As principais topologias de fontes no isoladas so os conversores Buck, Boost, Buck-Boost, uk, Sepic e Zeta. J as topologias com isolao mais conhecidas so a Flyback e Forward. So comentadas abaixo caractersticas das topologias citadas acima, com nfase especial na Flyback isolada.

2.1

Conversores sem isolao

Em um conversor Buck a tenso mdia de sada Va menor que a tenso de

2.1.1 Conversores Buck

entrada Vs da, o nome Buck [1]. O diagrama do circuito de um conversor Buck usando um BJT de potncia mostrado na Figura 2. A operao do circuito pode ser dividida em dois modos. O modo 1 inicia-se quando o transistor Q1 ligado em t=0. A corrente de entrada, que cresce, flui atravs do indutor de filtro L, do capacitor de filtro C e do resistor de carga R. O modo 2 inicia-se quando o transistor Q1 desligado no tempo t=t1. O diodo de comutao D conduz devido energia armazenada no indutor e a corrente no indutor continua a fluir atravs de L, C, carga e diodo D. A corrente no indutor cai at que o transistor Q1 conduza novamente, no prximo ciclo. Dependendo da freqncia de chaveamento, indutncia e

13 capacitncia de filtro, a corrente no indutor pode ser descontnua, ou seja, pode chegar a zero antes de comear um novo ciclo de comutao.

Figura 2: Conversor Buck.

O ganho para regime de trabalho em modo contnuo dado por

V t 0 = T D E

( 1)

onde D = razo cclica ou ciclo ativo V0 = tenso de sada E = tenso de entrada tT = tempo de comutao ativo

= Perodo de chaveamento
O ganho para regime de trabalho em modo descontnuo dado por
V D2 0 = E D 2 + 2K

( 2)

onde V0 = tenso de sada E = tenso de entrada. D = razo cclica ou ciclo ativo

14 Sendo o parmetro de conduo K, que se relaciona com a descontinuidade [1], como sendo:
K= LI 0 E

( 3)

2.1.2 Conversores Boost

Em um conversor Boost [1], a tenso de sada maior do que a tenso de entrada da o nome Boost (elevador). Um conversor Boost usando um transistor de potncia mostrado na Figura 3. A operao do circuito se divide em 2 modos. O modo 1 se inicia quando o transistor T entra em conduo em t = 0. A corrente de entrada, que cresce, flui atravs do indutor L e do transistor T. O modo 2 inicia-se quando o transistor T desligado, em t = t1. A corrente que estava fluindo atravs do transistor fluir agora por L, C, Carga e diodo D. A corrente do indutor cai at que o transistor T entre novamente em conduo, no prximo ciclo. A energia armazenada no indutor L transferida para a carga.

Figura 3: Conversor Boost.

O ganho do circuito em modo contnuo obedece expresso abaixo:

V= E 1 D

( 4)

J a sada para modo de conduo descontnua obedece seguinte expresso:

15
E2 D2 V =E+ 0 2 L I 0

( 5)

onde

= perodo de chaveamento
D = razo cclica ou ciclo ativo

2.1.3 Conversores Buck-Boost

Um conversor Buck-Boost [1] pode fornecer uma tenso de sada menor ou maior que a tenso de entrada da o nome Buck-Boost; a polaridade da tenso de sada oposta da tenso de entrada. Esse conversor tambm conhecido como conversor inversor. O arranjo do circuito de um conversor Buck-Boost mostrado na Figura 4. A operao do circuito pode ser dividida em dois modos. Durante o modo 1, o transistor T conduz e o diodo D est reversamente polarizado. A corrente de entrada, que cresce, flui atravs do indutor L e do transistor T. Durante o modo 2, o transistor T desligado e a corrente, que estava fluindo atravs do indutor L, flui agora atravs de L, C, D e Carga. A energia armazenada no indutor L transferida para a carga e a corrente do indutor cai at que o transistor T conduza novamente, no prximo ciclo.

Figura 4: Conversor Buck-Boost.

Um conversor Buck-Boost fornece polaridade inversa da tenso de sada sem um transformador. Para conduo contnua temos a seguinte relao de ganho do circuito:

16

V=
onde

ED 1 D

( 6)

D = razo cclica ou ciclo ativo Para conduo descontnua temos a relao de ganho que se segue:

V = 0
onde

E2 D2 2 L

( 7)

= perodo de chaveamento D = razo cclica ou ciclo ativo

2.1.4 Conversores Cuk, Sepic e Zeta

Os conversores uk, sepic e zeta tm caractersticas similares ao conversor Buck-Boost, tais conversores fornecem uma tenso de sada que menor ou maior que a tenso de entrada. A polaridade da tenso de sada no conversores acima oposta da tenso de entrada. A Figura 5 mostra os circuitos de um conversor uk (a), um Sepic (b) e um conversor Zeta (c), que utilizam dois indutores e dois capacitores cada.

(a)

Conversor uk

(b)

Conversor Sepic

(c)

Conversor Zeta

Figura 5: Circuito de um conversor uk (a), Sepic (b) e Zeta (c).

As relaes de ganho do conversor cuk, sepic e zeta para conduo contnua e descontnua so idnticas s relaes de ganho do conversor BuckBoost.

17

2.2

Conversores com isolao

O conversor Flyback [1] tem como princpio o armazenamento de energia no

2.2.1 Conversor Flyback

ciclo ativo, ou ciclo de carga; e a descarga de energia para a carga durante o ciclo de descarga. O elemento magntico comporta-se como indutores acoplados e no como um transformador. Quando T conduz, armazena-se energia na indutncia do "primrio" (no campo magntico) e o diodo fica reversamente polarizado. Quando T desliga, para manter a continuidade do fluxo, o diodo entra em conduo, e a energia acumulada no campo magntico enviada sada. A Figura 6 mostra o circuito.

Figura 6: Conversor Flyback.

A Figura 7 [1] mostra as formas de onda nos modos de conduo contnua e descontnua. Para conduo contnua temos a seguinte relao de ganho do circuito:

V=
onde

1 ED n 1 D

( 8)

D = razo cclica ou ciclo ativo n = numero de voltas no primrio para cada volta no secundrio Para conduo descontnua temos a relao de ganho que se segue:

V0 =
onde

ED n

(2 K )

( 9)

18

= perodo de chaveamento
D = razo cclica ou ciclo ativo e

K=

2 L R TS

K definido como o parmetro de conduo do circuito.

Figura 7: Formas de onda do conversor Flyback operando em conduo contnua (primeira coluna) e descontnua (segunda coluna).

2.2.2 Conversores Forward

Em um conversor Forward [1] a corrente flui ao mesmo tempo no primrio e no secundrio do indutor acoplado, diferentemente da topologia Flyback, que apresenta corrente no primrio e secundrio em momentos distintos. Quando T conduz, aplica-se E em N1. D1 fica diretamente polarizado e cresce a corrente por L. Quando T desliga, a corrente do indutor de sada tem continuidade via D3. Quanto ao transformador, necessrio um caminho que permita a circulao de uma corrente, ao desligar T, que d continuidade ao fluxo magntico, de modo a absorver a energia acumulada no campo, relativa indutncia de magnetizao. Isto se d pela conduo de D2. Durante este intervalo (conduo de D2) aplica-se uma tenso negativa em N2 e ocorre um retorno de energia para a fonte. A Figura 8 [2] mostra o circuito.

19

Figura 8: Conversor Forward.

O ganho para regime de trabalho em modo contnuo dado por

V t 0 = T N3 D E N1
( 10)

onde V0 = tenso de sada E = tenso de entrada. tT = tempo de comutao ativo.

= perodo de chaveamento
D = razo cclica ou ciclo ativo N1,N2,N3 = nmero de espiras nos enrolamentos O ganho para regime de trabalho em modo descontnuo dado por

V0 N D2 = 2 3 E D + 2K N 1
onde V0 = tenso de sada E = tenso de entrada.

( 11)

= perodo de chaveamento

20
D = razo cclica ou ciclo ativo
K= L I0 E
( 12)

K definido como uma parmetro relacionado ao regime de conduo do circuito.

2.3

Perdas por comutao em fontes chaveadas

As perdas por comutao em fontes chaveadas ocorrem devido ao fato de,

em ambos os processos de entrada de conduo e bloqueio do elemento chaveador, existir um intervalo de tempo em que ele est submetido sua mxima tenso e conduz sua mxima corrente simultaneamente [3], isso pode ser visto na Figura 9.

Figura 9: Tenso e corrente no elemento chaveador.

Essas perdas, dissipadas como calor no dispositivo eletrnico, provocam o aumento de sua temperatura mdia, alm da sua lenta degradao.

2.3.1 Snubbers

21
Existem vrias maneiras de minimizar as energias geradas durante o chaveamento e perdidas em forma de aquecimento, dentre essas solues esto os circuitos de ajuda a comutao (snubbers) [3]. A ao dos circuitos de ajuda a comutao envolve o armazenamento temporrio de energia em indutores ou capacitores, obtendo assim transies suaves de tenso e corrente no elemento chaveador. Essas transies no garantem obrigatoriamente que a tenso ou a corrente no interruptor sejam nulas no instante de comutao, mas sim que possuam baixos valores, gerando dessa forma baixas perdas por comutao. Ao preparar os componentes passivos do snubber para o prximo ciclo de comutao, usual descarregar a energia armazenada no capacitor e no indutor desse snubber sobre um resistor. Os snubbers que utilizam tal princpio so denominados snubbers dissipativos. Essa energia proporcional freqncia de comutao, o que a torna um fator limitante quando se trabalha em altas freqncias. A Figura 10 mostra um snubber dissipativo completo aplicado a um conversor boost sem isolao, nesse snubber a energia armazenada em um capacitor e em um indutor e descarregada em um resistor.

Figura 10: Conversor boost utilizando snubber dissipativo de turn-on e turn-off.

2.3.2 Grampeadores
Outro circuito utilizado em aplicaes de fontes chaveadas o grampeador de tenso. Esse circuito tem como finalidade a limitao da amplitude dos picos de tenso sobre o elemento chaveador no momento de comutao dos indutores. importante ressaltar que ele tem finalidade e topologia diferentes do snubber. A

22
Figura 11 mostra um grampeador de tenso no qual a tenso mxima qual o MOSFET ser submetido a tenso armazenada no capacitor, pois para pulsos de tenso de comutao maiores do que tal valor, o diodo entra em conduo e descarrega a energia impulsiva no resistor R.

Figura 11: Grampeador de tenso.

2.4

Retificadores com alto fator de potncia

A soluo usual de retificar a tenso da rede por uma ponte de diodos que

alimenta um capacitor de alto valor produz na rede uma corrente com alto contedo harmnico e baixo fator de potncia [4]. O emprego de conversores PWM diretamente conectados sada da ponte de diodos ligada rede eltrica permite uma operao com alto fator de potncia na entrada. Quando o conversor opera em modo de conduo descontnua da corrente, a simples operao com razo cclica constante garante um alto fator de potncia. O esquema de um retificador com alto fator de potencia pode ser visto na Figura 12.
i1r i1 v1 ~ v 1r
CONVERSOR CC-CC

io Co
dB

vo

C A R G A

Vc
compensao

V ref

Figura 12: Esquema de um retificador com alto fator de potencia.

23

3. Projeto da Fonte de Potncia

Vrias topologias de conversores AC-DC foram estudadas, e o escolhido foi o conversor Flyback isolado, pois apresenta sada isolada da entrada e nvel de potncia de sada compatvel com a potncia necessria para o funcionamento do amplificador classe D especificado no captulo 1. O conversor trabalhar em regime de conduo descontnua de corrente. O chaveamento ser feito por um MOSFET de potncia, pois esse elemento apresenta menor nvel de perdas por aquecimento quando comparado a um transistor BJT. Alm disso, a operao com razo cclica constante garante a absoro da rede eltrica de corrente com alto fator de potncia e baixo contedo harmnico de baixa freqncia [5]. Nesse captulo detalhado o projeto da fonte chaveada, todos os clculos e simulaes realizadas.

3.1. O projeto
A Figura 13 mostra o esquema do projeto do conversor flyback isolado proposto. Deve-se acrescentar que a leitura da tenso de sada feita utilizando um optoacoplador, o que faz com que seja preservada a caracterstica de isolao entre primrio e secundrio. Apresenta-se agora o dimensionamento de todos os elementos do conversor flyback, e posteriormente ser falado sobre os mdulos de leitura, controle e acionamento. Inicialmente ser feito o clculo dos principais valores de corrente e tenso do circuito [5] , em seguida ser feito o dimensionamento dos indutores acoplados [6].

24
Grampeador
D10 1 1
C5

1
R4

2 2

Filtro de entrada (L1, C1)

L1

D9

2 D3 D4

Indutores acoplados
1

2
C4

-2
R3

leitura da tenso de sada

N2

2 D1 1

+1

Sada principal 40V

N1 2
REDE

C1

1 D6

1 2
N3

2
C6

2 Carga 2

D5

Grampeador
D7 D8 2 C3 2
R1

Retificador (D3, D4, D5, D6)

+1
Sada secundria 12V

Snubber
2 R2 Q 1 1 2
C2

Sistema de controle 0 e acionamento 0

Figura 13: Esquema do projeto do conversor flyback isolado.

3.1.1 Dimensionamento do MOSFET e do diodo do estgio de sada

Com o objetivo de simplificar os clculos, todo o dimensionamento foi feito levando em conta apenas a existncia do secundrio de maior potncia. Para incio de projeto, temos os seguintes dados:

Freqncia de chaveamento (f): Potncia mnima entregue carga ( PMin ): Potncia mxima entregue carga ( PMx ): Tenso de sada(V): Tenso eficaz mnima de entrada( VMin ): Tenso eficaz mxima de entrada( VMx ):

50KHz 1W 72W 40V 100V 240V

A potncia entregue carga foi considerada de 72W, pois o equivalente da soma das potncias fornecidas pelas sadas de 12V e de 40V.

25

3.1.1.1. Clculo da indutncia no primrio e no secundrio

A indutncia do primrio deve ser menor do que um valor crtico mnimo que garante conduo descontnua para a freqncia de chaveamento escolhida. O valor de indutncia crtica obtido atravs da seguinte equao [5]:

L crit =

R min TS nV 4 1 + V PKmin
2

( 13)

onde:
Rmin

= Menor resistncia de carga, corresponde a fornecimento mximo de

potncia.

TS
20 s
n

= Perodo de chaveamento, que para uma freqncia de 50kHz, equivale a

= relao de espiras entre primrio e secundrio principal.( = Tenso de sada = 40V

NP ) NS

VPK min = Pico mnimo de tenso = Vmin 2

Foi atribudo a n o valor inicial de 1, ou seja,

NP

= N S , posteriormente

outros valores de n sero utilizados para a escolha do projeto final. Assim o seguinte resultado foi obtido:

L crit =

R min TS nV 4 1 + V PKmin
2

= 6,751 10 5 H = 67,51H

( 14)

Foi atribuda uma constante de folga de 25%, e o valor de indutncia L a ser utilizado no indutor acoplado, para n =1 de:

L = 0,75 L crit = 0,75 67,51 10 6 = 50,64 10 6 H

L = 50,64H
Essa a indutncia no primrio e no secundrio ( n =1).

26

3.1.1.2. Clculo de K
A partir das seguintes relaes:

K min =
K mx =

2 L R Mx TS
2 L R Min TS

( 15)

( 16)

Obtemos os valores para K min e K mx , que so:

K min = 0,0032

( 17)

K mx = 0,2279 K adimensional [5].

( 18)

3.1.1.3. Clculo do ciclo ativo D mnimo e mximo

O ciclo ativo D pode ser calculado a partir da seguinte equao:

D=

n V (2 K ) VPK

( 19)

O ciclo ativo mximo, DMx , se dar para VMin (conseqentemente V PK min ) e para K mx , sendo:

D Mx =

nV

(2 K mx )

VPKmin

= 0,1909

( 20)

D Mx = 19,09%

O ciclo ativo mnimo, DMin , se dar para VMx (conseqentemente VPKmx ) e para K min , sendo:

27

D Min =

nV

(2 K min )

VPKmx

= 0,0094

( 21)

D Min = 0,94%

3.1.1.4. Clculo da corrente RMS entre dreno e fonte no MOSFET ( I Trms )

Para a escolha do MOSFET a ser utilizado, imprescindvel que se saiba quais so os mximos nveis de corrente entre dreno e fonte do MOSFET no momento de sua conduo. Tal valor dado pela seguinte expresso:

I Trms =

VPKmin D Mx TS n L
2

D Mx

( 22)

I Trms = 1,9026A
Essa a mxima corrente eficaz (rms) que fluir atravs do MOSFET.

3.1.1.5. Clculo da mxima tenso de bloqueio do MOSFET ( VTblock )

importante para a escolha do MOSFET quais so os nveis de tenso que existiro entre dreno e fonte durante seu funcionamento. Esses nveis no correspondem a picos de tenso provenientes da reao do indutor ao chaveamento, os quais sero bem observados nas simulaes; mas sim tenso reversa entre dreno e fonte em regime. Temos, para a mxima tenso de bloqueio do MOSFET, a seguinte expresso:

28 VTblock = n V + VPKmx
( 23)

Assim:

VTblock = 379,41V

3.1.1.6. Clculo da corrente eficaz que circula no diodo do secundrio ( I Drms )

Para clculo da mxima corrente eficaz que atravessa o diodo no estgio de sada, temos a seguinte expresso:

I Drms =

V TS 2 0,75 (2 K Mx ) 3 L

(1 )

( 24)

Assim:

I Drms = 3,2960A
Essa a corrente eficaz que o diodo do estgio de sada deve suportar, alm de ser tambm o valor eficaz da corrente fornecida pelo secundrio dos indutores acoplados, sendo esse valor importante para o dimensionamento dos condutores dos indutores, que ser abordado posteriormente.

3.1.1.7. Clculo da mxima tenso de bloqueio no diodo de sada ( VDblock )

Para o clculo da mxima tenso de bloqueio no diodo do estgio de sada empregamos a seguinte expresso:
V DTblock = V + VPKmx n
( 25)

Que nos d como resposta:

V DTblock = 379,4113V

29

3.1.1.8. Clculo da mxima corrente de pico no diodo do estgio de sada ( I PKd )

Temos a seguinte expresso:

I PKd =

VPKmin D Mx T S nL

( 26)

Que fornece a seguinte resposta:

I PKd = 10,6654 A

3.1.1.9. Clculo da mxima corrente de pico no MOSFET ( I PKt )

Para o clculo da mxima corrente de pico do MOSFET temos:

I PKt =

VPKmin D Mx TS n2 L

( 27)

E conseqentemente foi obtido o seguinte resultado:

I PKt = 10,6654 A
Seguindo a seqncia de clculos acima possvel especificar as indutncias de primrio e secundrio, bem como o MOSFET e o diodo da etapa de retificao a ser empregado. Esses clculos foram feitos para n =1. necessrio portanto seguir a mesma seqncia para diferentes valores de n. Tal procedimento foi executado e os resultados se encontram na tabela 1. importante notar que valores de corrente acima de 15A e valores de tenso acima de 500V fazem com que a escolha do MOSFET e do diodo do secundrio seja difcil, pois elementos que suportam esses nveis de tenso e corrente so mais caros e geralmente apresentam maior dissipao de potncia.

30

n
0.5 1 2 3 4 5 6

( H )

K min
0.0036 0.0032 0.0019 0.0014 0.0010 0.0008 0.0006

K mx
0.2878 0.2279 0.1530 0.1097 0.0825 0.0643 0.0516

D Min
0.0050 0.0094 0.0146 0.0185 0.0214 0.0236 0.0254

D Mx
0.1073 0.1909 0.3129 0.3975 0.4597 0.5073 0.5449

VTblock
(V)

V Dblock
(V)

I PKt
(A)

I PKd
(A)

I Trms
(A)

I Drms
(A)

63,96 50,64 33,99 24,38 16,51 12,86 10,31

359.411 379.411 419.411 459.411 499.411 539.411 579.411

718.8225 379.4113 209.7056 153.1371 124.8528 107.8823 96.5685

18,9792 10.6654 7.2316 5.6920 4.9222 4.4603 4.1524

9.4896 10.6654 13.0169 15.3684 19.6888 22.3015 24.9143

2.5391 1.9026 1.6514 1.4651 1.3625 1.2970 1.2514

3.1090 3,2960 4.0459 4.3961 4.7205 5.0240 5.3101

Tabela 1: Dimensionamento para vrios valores de n .

Para n =0,5 pode-se notar que a tenso de bloqueio no diodo do estgio de sada muito alta, o que inviabiliza a utilizao desse fator. J para n =2 a corrente de pico sobre o diodo ( I PKd ) j maior do que 13A, e a tenso mxima entre dreno e fonte do MOSFET mais alta do que para n =1, portanto o valor de n =2 menos indicado do que n =1. Pelos mesmos motivos, n =3 no um bom valor, pode-se inclusive notar uma corrente de pico no diodo de pouco mais de 15A, o que um valor alto. Baseado na anlise feita anteriormente, foi escolhido o valor de n =1 para a execuo do projeto. Esse valor o que melhor atende as especificaes para escolha dos componentes. O MOSFET escolhido foi o IRFP460, da International Rectifier. Esse MOSFET apresenta mxima tenso entre dreno e fonte de 500V, resistncia equivalente de 0,27 , corrente mxima de 20A e tenso entre dreno e fonte aceitvel de 20V . O diodo escolhido foi o HFA15TB, da International Rectifier, que suporta uma corrente de 15A, e uma tenso reversa de 600V, sendo assim adequado para a aplicao especificada.

31

3.1.2 Dimensionamento dos indutores acoplados

Para dimensionar os indutores acoplados, levamos em considerao os seguintes dados:

Potncia de sada ( Pout ) Freqncia de trabalho ( f ) Tenso mnima aplicada pela rede ( VPK min ) Tenso mxima aplicada pela rede( VPKmx ) Rendimento mnimo( ) Densidade de fluxo magntico( B ) Densidade de corrente ( J ) Fator de utilizao da rea de enrolamento

= 72W = 50KHz = 141,4V = 339,4V = 90% =160mT =2 A mm 2 0,75

O dimensionamento segue a metodologia apresentada em [6].

Clculo do ncleo: Temos que:

Ae AC =
Ae AC =

4 (Pout ) B f J Kw
Pout 10 6 0,61 J B f

( 28)

( 29)

assim:

Ae AC = 7377,0mm 2 De acordo com os dados do fabricante, o ncleo mais prximo acima do valor o E42/15, que tem Ae AC = 28417,0mm 2 .
Clculo do entreferro ( g ):
Sendo:
g= 2 0 w B2 A
( 30)

onde A a rea da perna central do ncleo.

w =

Pout = 1,6mJ f

( 31)

temos que :

32 g = 8,678 10 4 m

g = 4,34 10 4 m 2
Tal valor de entreferro plausvel, portanto pode ser utilizado no projeto.

Clculo do nmero de espiras para cada bobina e da bitola dos fios:

Seja a seguinte relao:

NP =
e
IP =

BS 0,4 I P

( 32)

2 Pout = 5,944 A VPK min Dmx

( 33)

onde:
N P = nmero de espiras no primrio

temos:
N P = 18,63 19espiras

Para uma corrente mdia de 1,9026A no primrio, foi escolhida uma combinao de dois fios 21 AWG em paralelo. Para o primeiro secundrio, que tem tenso de sada ( Vout ) igual a 40V temos:
N Sn = N P

(Vout + VF ) (1 DMx )
VP

DMx

( 34)

onde V F = tenso de conduo no diodo, definida como 1V. ento:

N S 1 = 23,41 24espiras
Para uma corrente eficaz de 3,2960A no secundrio de maior potncia, foi escolhida uma combinao de trs fios 21 AWG em paralelo.

33

Analogamente, para o segundo secundrio, que tem tenso de sada ( Vout ) igual a 12V temos:
N Sn = N P

(Vout + VF ) (1 DMx )
VP

DMx

( 35)

assim:

N S 2 = 7,42 8espiras
Para uma corrente eficaz de 1A no secundrio de menor potncia, foi escolhido um fio 21 AWG.

3.1.3 Dimensionamento do capacitor do filtro de sada

Admitindo uma ondulao mxima de 200mV na tenso de sada, a partir da seguinte equao, o capacitor do filtro de sada foi dimensionado [5]:

C=

I Drms = 5300F f V

( 36)

Para o secundrio de 12V, um capacito de 2200F suficiente. Aps dimensionar os diodos, MOSFET e indutores acoplados, percebeu-se que se faria necessrio o uso de um snubber para reduzir o consumo de potncia no MOSFET. Devido presena da indutncia de disperso do transformador ocorrem oscilaes de tenso sobre o diodo do estgio de sada e sobre o MOSFET durante seus processos de recuperao reversa. Dessa forma um circuito de grampeamento de tenso deve ser usado para limitar o valor mximo da tenso a ser aplicada sobre esses elementos.

3.2. Simulaes
A partir do dimensionamento realizado anteriormente, foi montado para simulao o circuito mostrado na Figura 14:

34

L1 1 1mH D13 D12 2 D28 1 47k R31 2

REDE
VOFF = 0 VAMPL = 341 FREQ = 60

TENSO RETIFICADA

HFA15TB C41 1 2 24u D11

GRAMPEADOR

HFA15TB C1 HFA15TB 1 2 670n D14 D15

HFA15TB

HFA15TB

HFA15TB

TRAFO

2 C2 5300u 1

carga
22.222 1 2 R30 100 2 1 C40 1

V1 = 0 V2 = 15 TD = 0 TR = 0.0000001 TF = 0.00000015 PW = 0.000001369 PER = 0.00002

PWM

R1 1 10 10k 1 2 2 R8

MOSFET IRFP460 HFA15TB D17 HFA15TB D27

0
C4 24u

2 2 47k R3 1 2n

SNUBBER

GRAMPEADOR

Figura 14: Circuito montado para simulao.

O indutor L1 e o capacitor C1 compem um filtro de corrente para reduzir as componentes harmnicas na freqncia de comutao. Esse filtro est sintonizado aproximadamente uma dcada abaixo de tal freqncia. O circuito da Figura 14 representa a simulao do circuito de potncia com carga nominal em malha aberta, onde um sinal PWM injetado diretamente no gate do MOSFET o gatilha. Apenas o secundrio de maior potncia foi simulado, por motivos de simplificao. A Figura 15 mostra a tenso de sada para uma razo cclica de 19% aplicada ao MOSFET, e alimentao de 220Vrms.

35
60V

40V

20V

0V 0s 50ms V(C2:1,carga:2) 100ms 150ms Time 200ms 250ms 300ms 350ms

Figura 15: Resposta de tenso na sada do conversor flyback em malha aberta.

A Figura 16 mostra a tenso entre dreno e fonte do IRFP460 sem o uso do grampeador. Pode-se notar que existe uma sobre-tenso causada pela indutncia de disperso do transformador. Esse pico de tenso, que chega a 600V, prejudicial ao MOSFET que apenas suporta uma tenso de 500V entre dreno e fonte.

600

Sem o Grampeador

400

200

0 29.1806ms 29.1850ms V(MOSFET:d) 29.1900ms 29.1950ms 29.2000ms Time 29.2050ms 29.2100ms 29.2150ms 29.2210ms

Figura 16: Simulao da tenso dreno-fonte no MOSFET sem grampeamento.

Visto que esse pico de tenso no aceitvel para o bom funcionamento do circuito, decidiu-se usar um grampeador para limitar tal sobre-tenso em um valor aceitvel para os nveis de tenso dos componentes utilizados. A topologia escolhida foi a mencionada na pgina 21 , que grampeou a tenso de pico em 430V, como visto na Figura 17.

36

600V

400V

Com Snubber

200V

0V 37.82059ms 37.82500ms V(MOSFET:d) 37.83000ms 37.83500ms 37.84000ms Time 37.84500ms 37.85000ms 37.85500ms 37.86105ms

Figura 17: Simulao da tenso dreno-fonte no MOSFET com grampeamento.

Tal anlise de sobre-tenso foi feita tambm para o diodo D11 do estgio de sada do conversor. Tal diodo (HFA15TB) pode suportar entre anodo e catodo uma tenso reversa de at 600V, e fez-se necessrio o uso de um grampeador para reduzir tais nveis de picos de tenso, pois apresentava picos de 700V de tenso e esse valor caiu para cerca de 400V. Como visto em 2.3, as perdas por chaveamento devem ser reduzidas, para tanto utilizou-se um snubber dissipativo (pg 20). A Figura 18 mostra a simulao da tenso entre dreno e fonte do MOSFET (azul) e a corrente que flui atravs do mesmo durante o corte (verde) para uma situao sem o uso do snubber (Figura 18.a), e para o circuito utilizando o snubber (Figura 18.b).
788
600

400

400
Com Snubber

-400 29.341520ms 29.341560ms V(MOSFET:d) ID(MOSFET)*20 29.341600ms Time 29.341640ms 29.341680ms

-300 37.841300ms 37.841400ms V(MOSFET:d) ID(MOSFET)*20 37.841500ms Time 37.841600ms 37.841700ms 37.841783ms

a) Sem o uso de snubber.

b)Com o uso de Snubber.

Figura 18: Tenso e corrente no MOSFET durante o corte.

37
Pode-se perceber claramente que a utilizao do snubber faz com que o tempo de corrente alta e tenso de conduo do MOSFET seja menor, fazendo-o operar por menos tempo na regio de conduo e diminuindo suas perdas. A corrente no MOSFET e no diodo do estgio de sada podem ser vistas na Figura 19. Pode-se observar claramente que o conversor flyback trabalha em regime de conduo descontnua.
13.0

10.0

5.0

-2.1 70.3554ms 70.3600ms ID(MOSFET) I(D11)

70.3650ms

70.3700ms

70.3750ms Time

70.3800ms

70.3850ms

70.3900ms

Figura 19: Correntes no MOSFET (vermelho) e no diodo (azul) do estgio de sada.

Os nveis de corrente de pico das simulaes coincidem com os valores de pico de corrente calculados na pgina 29. Quando no h nenhum filtro de corrente na alimentao da fonte chaveada, o chaveamento faz com que a corrente fornecida pela rede eltrica sofra deformaes e que apresente a freqncia de chaveamento e suas harmnicas. A Figura 20 mostra a forma de onda da corrente e da tenso de entrada, onde a corrente est invertida, e a Figura 21 mostra a FFT da corrente de entrada para operao sem filtro de entrada, onde se pode observar vrias harmnicas da tenso de 60Hz.

38
793

400

-400

-676 20.0ms V(REDE:+,REDE:-) 30.0ms I(REDE)*50 40.0ms 50.0ms Time 60.0ms 70.0ms 79.8ms

Figura 20: Tenso (verde) e corrente (vermelha) de entrada sem filtro de entrada.
40A

30A

20A

10A

0A 1.0Hz 10Hz -I(REDE)*50

100Hz

1.0KHz Frequency

10KHz

100KHz

1.0MHz

10MHz

Figura 21: FFT da corrente de entrada sem filtro de entrada.

Foi ento inserido um filtro LC (L1, C1) na entrada da fonte para que a deformao da corrente proveniente da rede eltrica fosse atenuada. As curvas da Figura 22 mostram tenso e corrente de entrada para a topologia que emprega tal filtro. A Figura 23 mostra a transformada de Fourier da corrente de entrada, onde h clara melhora da qualidade da corrente, com grande atenuao de harmnicos de alta freqncia.

39
400

200

-200

-400 115ms 120ms V(REDE:+,REDE:-)

125ms -I(REDE)*400

130ms Time

135ms

140ms

145ms

150ms

Figura 22: Tenso (verde) e corrente (vermelha) de entrada com filtro de entrada.

300A

200A

100A

0A 1.0Hz -I(REDE)*400

10Hz

100Hz

1.0KHz Frequency

10KHz

100KHz

1.0MHz

Figura 23: FFT da corrente de entrada com filtro de entrada.

J a Figura 24 mostra a simulao da potncia mdia consumida pelo MOSFET (vermelha), pelo diodo do estgio de sada D11 (amarela), pela carga (azul) e a potncia mdia entregue pela rede fonte (verde). Pode-se com esse grfico ter uma noo do rendimento terico esperado para a fonte em questo, por volta de aproximadamente 80%.

40

75W (189.700m,75.794) (189.663m,58.437)

50W

25W

(189.700m,2.4745)

(193.759m,1.8310)

0W 184.00ms W(carga) 186.00ms 188.00ms 190.00ms 192.00ms - AVG(W(REDE)) AVG(W(MOSFET)) AVG(W(D11)) Time 194.00ms 196.00ms 198.00ms

Figura 24: Distribuio de potncias consumidas e entregue pela rede.

41

4. Sistemas de Controle, Leitura e acionamento

Este captulo tratar dos sistemas de controle, leitura e acionamento, sendo que o primeiro composto basicamente de um microcontrolador. Os trs mdulos descritos abaixo so alimentados pela prpria rede eltrica. O esquema de ligao mostrado na Figura 25, onde podem-se ver os conversores de 15V e 5V que alimentam o gatilhador, optoacoplador e pic respectivamente.

Figura 25: Circuito de alimentao dos sistemas de leitura, controle e acionamento.

Para a montagem descrita na Figura 25, pode-se observar que para tenso de alimentao de 100Vrms, a tenso retificada e filtrada fica em torno de 12V, o que permite que todos os sistemas alimentados por essa tenso funcionem, pois o UA7815 apresenta tenso de sada igual a tenso de entrada para tenses entre 10V e 15V.

4.1. O microcontrolador PIC

Os microcontroladores do tipo PIC (Peripheral Interface Controller) se destacam dos demais controladores pelas suas caractersticas de arquitetura, tcnicas de paralelismo, tamanho padro das palavras de instruo e conjunto de instruo reduzido (tecnologia RISC)[7]. Tambm o baixo custo, a simplicidade e a disponibilidade das ferramentas e informaes de apoio de desenvolvimento so outros motivos que fazem a famlia PIC popular, e foram esses motivos, alm de sua disponibilidade em laboratrio, que fizeram com que um PIC fosse escolhido para a realizao desse projeto.

42
O PIC16F876A [8] foi o escolhido, principalmente por possuir entradas analgicas, que permitem a leitura da tenso de sada, 2 canais PWM, que fornecem comando para o circuito de driver do MOSFET (que ser visto posteriormente) e pode trabalhar a uma freqncia de 20MHz, fornecendo boa velocidade de processamento. Algumas das principais caractersticas do PIC16F876A so listadas a seguir: - freqncia de operao de at 20MHz; - tenso de operao de 2,0 a 5,5V; - reinicializao no caso de transitrios de tenso (brown out reset); - conversor analgico-digital de 10 bits; - baixo consumo (<2mA a 5V, 4MHz); - corrente de dreno ou fornecimento elevada (25/25mA); - opes para a escolha do tipo de oscilador. - resoluo mxima do PWM de 10 bits. Um aspecto muito importante para a escolha do microcontrolador sua possibilidade de efetuar converses analgico-digital rapidamente. O tempo de converso do PIC16F876A depende do tempo de carga do capacitor interno de converso ( C Hold ) , que depende dos seguintes fatores: tempo de inicializao do conversor (caracterstica do microcontrolador), tempo de carga do capacitor de inicializao e coeficiente de temperatura. O clculo do tempo de converso para temperatura ambiente forneceu um valor de aproximadamente 90s , o que um bom valor para uma planta com constante de tempo de algumas dezenas de milissegundos. Ainda a presena de um conversor analgico digital permite saber com maior preciso os valores de tenso lidos, possibilitando a implementao de um controle robusto e rpido. O programa utilizado por este modelo tambm totalmente compatvel com qualquer outro modelo da linha PIC, bastando que para isso se faam apenas as adaptaes necessrias quanto ao uso de portas ou perifricos existentes. Esta compatibilidade facilita muito a troca deste modelo por outro mais barato, ou com mais ou menos portas.

43

4.1.1. O algoritmo implementado

De acordo com [9], a funo de transferncia do sistema no domnio da freqncia de primeira ordem da seguinte forma:

G (s ) =

V 2 PKmx DMx Rmn TS 1 3187,089 = 2 L V R C s + 1 0.0572 s + 1

( 37)

Para um perodo de amostragem de 56ms, a funo de transferncia em malha fechada do sistema em Z fica:

G (Z ) =

1958 Z + 1957,6

( 38)

Nota-se que o sistema em malha fechada instvel, pois seu plo se encontra fora do circulo de raio unitrio e centrado na origem do sistema de coordenadas Z, sendo necessrio um controlador para torn-lo estvel. Montou-se ento um controlador PI para estabilizar o sistema em Z e para melhorar o tempo de resposta e o erro estacionrio. Tal controlador foi implementado em linguagem C e se encontra no programa principal do microcontrolador [Apndice A]. Foi projetado um controlador PI que estabilizasse a planta, porm, os valores calculados para as constantes Kp e Ki no surtiram o efeito esperado, e a escolha das constantes foi feita por tentativa e erro, at que se encontrassem valores que estabilizassem o sistema. O algoritmo implementado apresenta, alm do controlador PI, a inicializao do conversor A/D de 10 bits, e a inicializao do mdulo PWM. O algoritmo foi implementado de tal forma que so feitas 63 leituras de tenso em 6,3 ms, e dado um atraso de 50ms; sendo o perodo de amostragem de 56,3ms. ento calculado o valor mdio das medidas, que serve como parmetro para os clculos, assim qualquer rudo tem pequena influncia na leitura do conversor. Um filtro RC com constante de tempo de 10ms foi implementado na entrada do conversor A/D para filtrar rudos de alta freqncia que pudessem interferir nas

44
medidas feitas pelo conversor, principalmente rudos provenientes do chaveamento dos indutores acoplados. A componente de freqncia de 120Hz proveniente da rede eltrica encontra-se presente na tenso de sada, mas invisvel ao conversor A/D, pois para tal, a freqncia de amostragem deveria ser de no mnimo o dobro da freqncia mxima a ser medida (teorema da amostragem), o que no acontece no modelo implementado, onde a amostragem feita em 17,76Hz.

4.2. O mdulo de controle

O mdulo de controle consiste basicamente no microcontrolador

PIC16F876A, que foi programado com um controlador PI para controle da tenso de sada atravs da leitura vinda do optoacoplador e da referncia de tenso (5V) que est ligada nos pinos 4 e 5 do PIC,como pode ser visto na Figura 26. A sada um sinal PWM de freqncia de 50Khz e razo cclica varivel. Essa sada PWM (CCP1-pino 13) manda o PWM para o mdulo de acionamento (ou mdulo de gatilhamento).

Figura 26: Mdulo de controle Microcontrolador.

45

4.3. O mdulo de leitura

A leitura de tenso de sada deve ser isolada, pois o circuito de acionamento alimentado pela rede eltrica, portanto foi escolhido um optoacoplador para fazer a leitura da tenso de sada. O circuito do estgio de leitura da tenso de sada pode ser visto na Figura 27, e consiste basicamente em um optoacoplador cujo transistor est ligado em coletor-comum e sua sada ligada em um filtro RC que tem como objetivo diminuir interferncia do chaveamento na leitura de tenso. O optoacoplador escolhido foi o TIL111 [10], da Fairchild Semiconductor, por atender aos limites de corrente e tenso do projeto, e por estar disponvel no laboratrio. Pode-se observar que a resposta fornecida pelo optoacoplador inversa tenso da carga, assim, uma tenso alta na carga gera uma resposta baixa do mdulo de leitura, essa inverso deve ser levada em considerao na programao do microcontrolador.
2

5V
1k Sinal (0-5V) 1 2 10u 1 1k

R2

R4 12k

Tenso de
1 2 TIL111 1 R6 Sada (40V)

1 3

0
Figura 27: Mdulo de leitura de tenso de sada.

O mdulo projetado para trabalhar na regio de conduo do transistor, e o filtro RC passa-baixas que est ligado no coletor do transistor do TIL111, tem freqncia de corte de 100Hz. Mais detalhes sobre essa configurao podem ser vistos na folha de dados do fabricante do TIL111.

4.4. O mdulo de acionamento

O gatilhador IR2011 [11], da International Rectifier foi o escolhido para desempenhar o papel de acionador do MOSFET. Isso porque esse elemento pode dar cargas ou drenar correntes de at 1A do Gate do MOSFET, fazendo com que o

46
chaveamento seja mais rpido e diminuindo o tempo entre conduo e corte do MOSFET, aumentando assim seu rendimento. A topologia empregada encontra-se na Figura 28. Essa topologia pode ser encontrada na folha de dados do componente.

Figura 28: Circuito gatilhador IR2011 acionando o MOSFET.

47

5. Montagem e resultados prticos

Aps o dimensionamento, os mdulos descritos no captulo 4 foram montados e testados separadamente. O mesmo foi feito para o conversor flyback descrito em 2.2.1, onde foram construdos os indutores acoplados calculados na seo 3.1.2. Temos na Figura 29 abaixo uma fotografia da placa do projeto final, contendo o conversor flyback e os mdulos descritos no captulo 4. Pode-se observar a figura da superfcie roteada da placa no Apndice B .

Figura 29: Placa do projeto final.

Os testes consistiram de coleta dos principais grficos de tenso e corrente do circuito, alm da tomada de dados sobre o rendimento do circuito. A Figura 30 mostra a tenso e corrente na entrada da fonte para potencia nominal e tenso de alimentao de 127Vrms. Nota-se a corrente e a tenso em fase, o que proporciona um alto fator de potncia.

48

Figura 30: Formas de onda de tenso (amarela) e corrente (rosa) de entrada para valor mdio de 127Vrms de entrada.

Em seguida mediu-se a tenso entre dreno e fonte do MOSFET para o pior caso, que com tenso de entrada mxima e potncia de carga nominal. A Figura 31 mostra tal forma de onda.

Figura 31: Tenso entre dreno e fonte do MOSFET no prottipo.

Pode-se notar que, como previsto atravs das simulaes, a tenso entre dreno e fonte no MOSFET atinge picos de aproximadamente 450V.

49
Tambm foi medida a tenso de sada, que apresentou a forma de onda da Figura 32, na qual possvel notar um pequeno ripple, e tenso de sada estvel em 40V, alm de algum rudo de alta freqncia.

Figura 32: Tenso de sada do circuito principal de potncia.

A forma de onda da tenso da sada secundria, que foi projetada para ser de 12V, apresentou sada de 15V com forma de onda com as mesmas caractersticas da Figura 32. Possveis causas dessa discrepncia entre a tenso de sada projetada e a tenso de sada obtida no prottipo sero discutidas posteriormente. Na Figura 33 possvel observar o sinal de comando proveniente do gatilhador, e que entra no gate do MOSFET, para tenso de alimentao da rede de 120Vrms.

50

Figura 33: Sada do gatilhador para acionamento do MOSFET.

Em seguida foram feitas medidas de rendimento. A Tabela 2 mostra dados de entrada e sada, e o rendimento para algumas tenses de alimentao. Durante os testes foi medida a TDH das formas de onda de tenso de entrada e foi encontrada em todas as medidas uma TDH de 3,2%.

51
Entrada
Tenso de Alimentao (Vrms): Corrente de entrada(mA): Potncia de entrada(W): Fator de Potncia: TDH da corrente (%) Tenso de Alimentao (Vrms): Corrente de entrada(mA): Potncia de entrada(W): Fator de Potncia: TDH da corrente (%) Tenso de Alimentao (Vrms): Corrente de entrada(mA): Potncia de entrada(W): Fator de Potncia: TDH da corrente (%) Tenso de Alimentao (Vrms): Corrente de entrada(mA): Potncia de entrada(W): Fator de Potncia: TDH da corrente (%) Tenso de Alimentao (Vrms): Corrente de entrada(mA): Potncia de entrada(W): Fator de Potncia: TDH da corrente (%) 114,94 644,8 74,24 0,998 3,6 140,01 510 70,8 0,996 4,3 165,14 427,1 70,06 0,992 6,31 211,9 341,8 70,95 0,981 9,7 232,5 312 70,64 0,975 11,7 Tenso de Sada(V): Corrente de sada(mA) Potncia de Sada(W) 39,42 1,4593 57,61 81,55436014 Tenso de Sada(V): Corrente de sada(mA) Potncia de Sada(W) 39,79 1,4669 58,4 82,31148696 Tenso de Sada(V): Corrente de sada(mA) Potncia de Sada(W) 39,7 1,4678 58,35 83,28575507 Tenso de Sada(V): Corrente de sada(mA) Potncia de Sada(W) 40,32 1,4887 59,95 84,67514124

Sada
Tenso de Sada(V): Corrente de sada(mA) Potncia de Sada(W) 40,67 1,5184 61,87

Rendimento (%)

83,33782328

Tabela 2: Testes de rendimento e fator de potncia da entrada da fonte.

52

6. Concluso
Nesse trabalho foram apresentados o projeto e a montagem de uma fonte chaveada flyback isolada controlada por microcontrolador, trabalhando em regime de conduo descontnua, que tem como objetivo alimentar um amplificador de udio classe D. No captulo 2 foi feito um breve resumo da teoria de fontes chaveadas, abordando as topologias mais conhecidas e suas caractersticas. Foi falado tambm sobre o problema de perdas em fontes chaveadas, e como utilizar uma estrutura simples para amenizar esse problema. O problema de picos de tenso no MOSFET e no diodo de sada tambm foi comentado, com a apresentao de um circuito grampeador que limita tais picos. No captulo 3 foi tratado inicialmente o projeto da fonte de potncia, com os clculos das principais grandezas, escolhas dos componentes e projeto dos indutores acoplados. A segunda parte do captulo 3 trata das simulaes do projeto dimensionado em malha aberta, e a visualizao das principais formas de onda nos componentes. O captulo 4 tratou inicialmente da escolha do microcontrolador, de seu funcionamento como mdulo de controle, e dos mdulos de leitura e acionamento. O captulo 5 traz detalhes da montagem e dos resultados prticos obtidos. Pode-se observar que a corrente de entrada da fonte tem a mesma forma de onda da tenso, o que permite afirmar que a insero do filtro de corrente na entrada surtiu o resultado esperado teoricamente e visto em simulao. Os nveis de tenso entre dreno e fonte do MOSFET sempre foram aspectos importantes para o dimensionamento e montagem do projeto, e na prtica se comportaram de acordo com o esperado em simulao. Percebe-se que o grampeador atuou corretamente (Figura 31) evitando que picos de tenso superiores a 500V ameaassem a integridade do MOSFET. A tenso da sada principal se comportou como o esperado, apresentando um pequeno ripple, como dimensionado em 3.1.3, porm com um pequeno rudo proveniente dos efeitos do chaveamento, o qual no foi possvel ser removido.

53
A tenso na sada secundria, que deveria ser de 12V, apresentou tenso de sada de 15V; isso se deve a possveis no-uniformidades construtivas nos indutores acoplados, que no apresentaram para esse enrolamento a indutncia equivalente esperada, e sim um pouco maior. Entretanto esse aumento na tenso no influir negativamente no amplificador classe D a ser alimentado, pois esse suporta tenso de at 20V em sua alimentao. A tenso de acionamento do MOSFET apresentou a forma de onda da Figura 33, onde pode-se observar oscilaes durante o processo de carga e descarga da capacitncia de entrada do MOSFET. Essas oscilaes so devido ressonncia entre a capacitncia de entrada do MOSFET e indutncias provenientes das trilhas e das pernas do componente. Por fim foram feitos testes de rendimento e fator de potncia da entrada, os quais esto descritos na Tabela 2. Os valores de rendimento do projeto ficaram prximos aos valores esperados atravs da simulao, como visto na Figura 24, apresentando pouca variao com o aumento da tenso de alimentao. O fator de potncia da entrada mostrou-se maior quanto menor a tenso de alimentao, porm excursionou em valores entre 0,998 e 0,975, que so valores satisfatrios. Os resultados foram satisfatrios, entretanto podem ser melhorados com alguns estudos e implementaes adicionais, que ficam como sugesto para trabalhos futuros. So eles:

Estudo e implantao de snubbers no-dissipativo para reduzir a dissipao de potncia no MOSFET e melhorar o rendimento. Estudo de tcnicas de confeco de indutores acoplados com o objetivo de diminuir a disperso entre enrolamentos, para diminuir picos de tenso.

Implementao de circuitos de gatilhamento com maior velocidade de gatilho, para reduzir o tempo em que o MOSFET transita na regio de conduo antes de saturar ou cortar.

Melhoria no lao de controle de tenso, em todos os aspectos (hardware e software).

54

Apndice A : Programa de controle de tenso do microcontrolador em C

#INCLUDE <16F876A.H> #DEVICE ADC=10 #USE DELAY(CLOCK=16000000) #FUSES HS,NOWDT,NOPUT,NOPROTECT,NOBROWNOUT,NOLVP INT16 VHH=511;// 512 EQUIVALE A 2,5V , REFERENCIA INT16 CONV = 0 ; //- VELOCIDADE MEDIDA UNSIGNED INT16 PWM = 10 ; ///=SADA DO PI INT16 TMAX = 60 ; // ////// - VALOR MXIMO DA SADA DO PI STATIC BOOLEAN LED ; INT16 MEDIA = 0; INT AUX = 0; UNSIGNED INT16 TEGRAL = 10; MAIN () { LONG INT VALOR; LONG INT CICLO=0; SETUP_TIMER_2 (T2_DIV_BY_1,80,1);//CONFIGURA O TIMER 2 PARA 50KHZ SETUP_CCP1 (CCP_PWM); // CONFIGURA CCP1 PARA MODO PWM SET_PWM1_DUTY ( 0); // CONFIGURA O CICLO ATIVO EM ZERO SETUP_ADC_PORTS (RA0_ANALOG); SETUP_ADC (ADC_CLOCK_INTERNAL); //ESCOLHER FREQUENCIA DO CONVERSOR A/D SET_ADC_CHANNEL(0); WHILE (TRUE){ CONV= READ_ADC(ADC_START_AND_READ) & 0X03FF ; //LE A TENSO DA SADA MEDIA+=CONV; AUX++; IF (AUX==63) { //PISCA UM LED LED = !LED; OUTPUT_BIT (PIN_B0 , LED); AUX = 0; MEDIA=MEDIA/63; //MDIA DE 63 AMOSTRAS. IF (MEDIA < VHH ) { TEGRAL -= (VHH - MEDIA)/32; //KI IF (TEGRAL>60) TEGRAL=0; PWM=TEGRAL-(VHH - MEDIA)/64; //KP IF (PWM>60) PWM=0; } ELSE { TEGRAL += (MEDIA-VHH)/32; //KI IF (TEGRAL>60) TEGRAL=TMAX; PWM=TEGRAL+(MEDIA-VHH)/64; // KP IF (PWM>60) PWM=TMAX; } DELAY_MS(50); SET_PWM1_DUTY (PWM); } } // WHILE } //MAIN

55

Apndice B : Imagem de roteamento gerada para confeco da placa final

A Figura 34 uma imagem da placa roteada gerada a partir do circuito do projeto final. Pode-se observar a disposio dos componentes, como por exemplo, o pic, o gatilhador, o optoacoplador e os indutores acoplados. importante notar a presena de malhas de terra, que tem o objetivo de diminuir o rudo proveniente de efeitos do chaveamento do MOSFET.

Figura 34: Imagem de roteamento do projeto final

56

Referncias Bibliogrficas
1 POMILIO, Jos Antenor. Fontes Chaveadas. Departamento de sistemas e controle de energia, Faculdade de Engenharia Eltrica e de computaoUNICAMP. Campinas SP. 2004. Disponvel: http://www.dsce.fee.unicamp.br/%7Eantenor/fontchav.html [capturado em 10 de novembro de 2006]. 2 TAN, F. Dong. The Forward Converter: From the Classic to the Contemporary. 1 Ed. New York: IEEE PRESS, 2002. 3 MENEGZ, Paulo Jos Mello. Novas estruturas de snubber regenerativo aplicadas a conversores boost utilizando acoplamento magntico. 1997. Dissertao (Mestrado em engenharia eltrica - Automao) Programa de psgraduao em Engenharia Eltrica, Universidade Federal do Esprito Santo, Vitria, 1997. 4 SEBSTIAN, J.; JAUREGUIZAR, M.; UCEDA, J. An overview of power factor correction in single-phase off-line power supply systems. 1 Ed. New York: IECON '94., 20th International Conference on IEEE PRESS, 1994. 5 ERICKSON, Robert; SINGER, Sigmund. Design of a simple high-power-factor rectifier based on the flyback converter. 1 ed. New York: IEEE APEC90, pp.792-801, 1990. 6 BARBI, Ivo. Projeto de Fontes Chaveadas. Instituto de Eletrnica de Potncia UFSC. Florianpolis SC: Edio do Autor. 1989. 7 COELHO, Kefas Dalmazio. Estudo de uma fonte ininterrupta de corrente contnua de baixa potncia gerenciada por um microcontrolador. 2001. Dissertao (Mestrado em engenharia eltrica) Curso de ps graduao em Engenharia Eltrica, Universidade Federal de Santa Catarina, Florianpolis, 1997.

57

MICROCHIP SEMICONDUCTORS. Datasheet do PIC16F876A [on line]. 2005. Disponvel :http://ww1.microchip.com/downloads/en/DeviceDoc/39582b.pdf. [capturado em 02 de dezembro de 2006].

SIMONETTI, Domingos S. L.; SEBSTIAN, J.; UCEDA, J. A small-signal model for sepic, ck and flyback converters as power factor preregulations in discontinuous conduction mode. Power Electronics Specialists Conference, 1993. PESC '93 Record., 24th Annual IEEE, 1993.

10 FAIRCHILD SEMICONDUCTOR. Datasheet do TIL111 [on line]. 2006. Disponvel: http://www.fairchildsemi.com/ds/TI/TIL111.pdf.[capturado em 03 de dezembro de 2006]. 11 INTERNATIONAL RECTIFIER. Datasheet do IR2011 [on line]. 2006. Disponvel: http://www.irf.com/productinfo/datasheets/data/ir2011.pdf.[capturado em 20 de novembro de 2006].