Creacin/Simulacin de un proyecto con

ModelSim
1) Ejecutar la aplicacin ModelSim. Su ejecutable podr encontrarlo en la carpeta de aplicacin del FPGAdv 5.4 Pro.

2)

La pantalla inicial de la herramienta es la siguiente:

3)

Se crea un proyecto nuevo mediante la opcin de men File > New > Project..., y se abrir un cuadro de dilogo donde se ha de indicar el nombre del proyecto, la carpeta donde se va a guardar (directorio del disco) y el nombre por defecto de la librera de trabajo (normalmente dejamos el propuesto work). Se acepta el cuadro pulsando OK.

Si el directorio elegido an no exista, ModelSim nos preguntar si deseamos crearlo nuevo.

4)

Una vez completado el proceso anterior, ModelSim muestra una nueva ventana que permitir realizar operaciones de creacin de ficheros, aadir ficheros existentes, ... Estas mismas opciones estn disponibles en el men File > New... y File > Add to Project >.

5)

Para crear un fichero de descripcin VHDL nuevo, pulsamos sobre el icono Create New File de la ventana anterior. En el cuadro de dilogo siguiente se pide el nombre para el nuevo fichero de descripcin.

6) 7)

Aceptado este cuadro, se abrir el editor de texto asociado y podremos crear el fichero fuente con nuestra descripcin. En la ventana principal del ModelSim, el panel izquierdo muestra los ficheros fuente que forman parte de nuestro proyecto.

8)

Una vez finalizada la creacin del fichero fuente, el siguiente paso es el de analizarlo mediante el compilador. Para ello se puede usar el men contextual que se abre con el botn derecho del ratn sobre el nombre del archivo, o bien mediante alguna opcin del men Compile.

9)

Si el fichero es correcto de acuerdo a las normas de descripcin VHDL, el fichero quedar indicado como analizado (3). En caso contrario, se indicara el nmero de errores (una vista detallada de cada error se obtiene haciendo doble-clic sobre la lnea que informa de los errores. Para poder realizar una simulacin de la descripcin recin compilada es necesario la creacin de un testbench. Este nuevo fichero de descripcin se aade y se compila repitiendo los pasos ya explicados en los puntos 5) a 9). Una vez compilados sin errores tanto el fichero de descripcin del diseo como el de descripcin del testbench, el siguiente paso es el de cargar la informacin para el simulador. Para ello, se accede al icono Create Simulation de la ventana mostrada en el punto 4), o bien se accede a la opcin Simulate > Simulate.... En ambos casos se obtiene el siguiente cuadro:

10)

11)

Se despliega el rbol de nuestra librera de trabajo (que se haba denominado work) y se selecciona la arquitectura del testbench, tras lo cual se pulsa Load. 12) Si no se producen errores durante la carga, la ventana principal del ModelSim mostrar en su panel izquierdo (pestaa Sim) la jerarqua del diseo que se va a simular (as como los paquetes usados).

13)

En el men View de la ventana principal se indican todas las ventanas que pueden ser abiertas durante el proceso de simulacin. Inicialmente se debern abrir las siguientes (pulsando las correspondientes opciones del men): Signals, Source y Waves.

Principal

Fuente

Seales

Formas de onda

14)

A continuacin se deben aadir a la ventana Waves aquellas seales cuyas formas de onda se desean ver. Para ello, en la ventana principal se selecciona el mdulo cuya seales quieren verse (en el panel izquierdo), siendo stas mostradas automticamente en la ventana Signals. En este ventana se seleccionarn las

seales deseadas y luego pulsando la opcin Add > Wave > Selected Signals, siendo finalmente mostradas en la ventana Waves.

15)

Finalmente se ejecuta la simulacin. Para ello se accede al men Simulate en la ventana principal y la opcin deseada. Las formas de onda de las seales indicadas en la ventana Waves aparecen al detenerse la simulacin.

16)

El ltimo paso es el ms importante. Con las formas de onda obtenidas se debe estudiar si el comportamiento del circuito descrito se ajusta al deseado. De no ser as hay que localizar la fuente del error y rehacer el proceso de simulacin.