Tema 2: Sistemas combinacionales multimdulo

1. Diseo con mdulos estndar. 2. Redes iterativas y en rbol.

1. Diseo con mdulos estndar

X Introduccin Ventajas del diseo modular Mdulos combinacionales estndar X Sistemas multimdulo: redes combinacionales modulares Redes de decodificadores y codificadores Arboles de multiplexores Redes de demultiplexores Diseo con ROMs, PLAs, PALs.

Ampliacin de Tecnologa de Computadores

Redes de decodificadores
X Decodificador coincidente: disear un decodificador de n entradas usando 2 decodificadores de (n/2) entradas y 2n puertas Implemento AND. Necesito
E x7 x6 x5 x4 x3 x2 x1 x0

x0 x1

0 1
Decodif. binario

0 1

y0 y1

E DEC2 15 210 . . . . . .

E DEC1 15 4. 2 1 0

28 -1

y 255 z255

. . .... . . z36 z0

..

x7

x7 x6 x5 x4 x3 x2 x1 x0 1 1 1 1 1 1 1 1 Lnea 15 DEC2 = 1 Lnea 15 DEC1 = 1 z255 = 1

x7 x6 x5 x4 x3 x2 x1 x0 0 0 1 0 0 1 0 0 Lnea 2 DEC2 = 1 Lnea 4 DEC1 = 1 z36 = 1

Ampliacin de Tecnologa de Computadores

Decodificacin coincidente: generalizacin

xn/2 Se puede generalizar para mdulos con menos de n/2 entradas
0
-1

............ DEC W

x0

2n/2 -1

xn/2 DEC Y
.. . ..

z2n/2 -1

z0

xn -1

zi

2n/2 -1

z2n -1

2n - 2n/2 Ampliacin de Tecnologa de Computadores

Redes de decodificadores (II)

X Arbol de decodificadores (de 2 niveles): disear un decodificador de n entradas usando 2(n/2) + 1 decodificadores de (n/2) entradas.
xn-1

E
Decodificador

xI
xn/2

Se puede generalizar a r niveles

xn/2-1

E
Decodificador

E x D
Decodificador

xD
x0

x D

Redes de codificadores
X Disear un codificador de 2n entradas usando 2(n/2) +1 codificadores de 2(n/2) entradas y puertas lgicas (O-cableada).

Decodificador

z 2n-1

ziAmpliacin de Tecnologa de Computadores z0

Ampliacin de Tecnologa de Computadores

Arbol de multiplexores
X De 2 niveles: disear un multiplexor de n entradas de seleccin usando 2(n/2) + 1 multiplexores de (n/2) entradas de seleccin.
2n-1

2n-2n/2

xn/2-1

MUX

sn/2-1

Generalizable a r niveles
sI

sn/2

sn-1

Redes de demultiplexores
X Demultiplexor de n a 2n E x
Z (2n-1) Z0 Z1

S X Es igual que un decodificador con entrada de datos. La red es igual que la de decodificadores.
Ampliacin de Tecnologa de Computadores

sD

sD
1

MUX

MUX

E z

Ampliacin de Tecnologa de Computadores

Z i = E.x.mi ( sn 1 ,...., s0 ) i = 0,1,...2 n 1

s0

sD
1

MUX

Palabra de seleccin: sn-1 sn/2 | sn/2-1 s0

sI

sD

x0

Redes de demultiplexores (II)

sn-1

sI
sn/2

Decodificador

sn/2-1

sD
s0

Decodificador

s D

Decodificador

sD

Diseo con ROMs, PLAs y PALs

X Objetivo:
y Disear w funciones de n variables (y v trminos producto) y Usando mdulos de r salidas y k entradas (y m puertas AND en el caso de PLAs)

X Posibles casos: Ms variables que entradas (n>k) Ms funciones que salidas (w>r) Slo para PLAs: ms trminos producto que puertas AND (v>m).

Decodificador

zi

z0

z 2n-1

Ampliacin de Tecnologa de Computadores

Ampliacin de Tecnologa de Computadores

Sistemas con muchas variables: teorema de expansin de Shannon

X Descomposicin de expresiones de conmutacin

f ( xn 1 ,..., x0 ) =

2 nk 1 i =0

m (x
i

n 1

,..., xk ). f (i, xk 1 ,..., x0 )

Funcin de k variables Mdulo de k entradas

X Ejemplo: n=5, k=3

f ( x4 ,..., x0 ) = mi ( x4 , x3 ). f (i, x2 ,..., x0 ) =

i =0

2 2 1

x4 .x3 . f (0, x2 , x1 , x0 ) + x4 .x3 . f (1, x2 , x1 , x0 ) + x4 .x3 . f (2, x2 , x1 , x0 ) + x4 .x3 . f (3, x2 , x1 , x0 )

Ampliacin de Tecnologa de Computadores

Sistemas con muchas variables (n>k)

X Usar 2(n-k) mdulos y utilizar una de las 2 alternativas:
y Activar selectivamente los mdulos y conectar salidas con O-cableada. y Seleccionar la salida del mdulo adecuado.
(XK-1,., x0) k (Xn-1,., xk) n- k k
Decodificador E 1 1 E ROM 2n-k -1 E ROM 2n-k -1 E ROM 2n-k -2 E ROM 0 (Xn-1,., xk) 1 E ROM 2n-k -2 E ROM 0 1

(XK-1,., x0)

2n-k -1

2n-k -1
Multiplexor

n- k f Ampliacin de Tecnologa f de Computadores

Sistemas con muchas funciones (w>r)

X Usar (w/r) mdulos y conectarlos en paralelo.

k
ROM 0

f0 fr-1

k
ROM i

fi-r f(i+1) r-1

w 1 r

ROM

fw- r fw- 1
Ampliacin de Tecnologa de Computadores

Sistemas con muchos trminos producto

X Slo para PLAs. x X Se usan los mdulos necesarios para generar todos los trminos producto (v/m) y se conectan sus salidas: Puertas OR O-cableada
f00
PLA 0

f0m-1 f01

f0

PLA 1 PLA v/m - 1

f1m-1

fv/m-10 fv/m-1m-1

fn-1

Ampliacin de Tecnologa de Computadores

2. Redes iterativas y en rbol

X Introduccin
y Modular y Regular y de conexiones sencillas

X Redes iterativas Redes de una dimensin. Redes bidimensionales. X Redes ms rpidas Redes de anticipacin. Redes de rboles.

Ampliacin de Tecnologa de Computadores

Red iterativa de una dimensin

X Red iterativa:
y Formada por mdulos idnticos y Conectados en serie, de forma que un mdulo slo puede estar conectado con sus vecinos.

X Implementacin de una funcin de n variables usando una red iterativa de orden k:

y Cada mdulo procesa k variables hay (n/k) mdulos. y Todos iguales menos el ltimo (y posiblemente el primero)

Ampliacin de Tecnologa de Computadores

Red iterativa de una dimensin (II)

X Ejemplo: lo sombreado es opcional
Xn-1,...,Xn-k Cn/k
Celda (n/k)-1

Xk-1,...,X0 C(n/k)-1 C1 Celda 0 Z0 C0

Z(n/k)-1

X Retardo para calcular la salida interna de una celda: c para calcular la salida externa de una celda: z Total: ((n/k)-1). c + max(c, z)
Ampliacin de Tecnologa de Computadores

Obtencin de la red
1. Determinar el valor de k
Equilibrio entre complejidad del bloque y nmero de bloques.

2. Determinar el conjunto de valores que se deben trasmitir entre mdulos: las variables internas C. 3. Obtener una especificacin de la celda: valores de salidas externas (si las hay) e internas en funcin de entradas externas e internas. 4. Obtener las expresiones de conmutacin. 5. Simplificar las celdas inicial y final teniendo en cuenta las condiciones de contorno.
Ampliacin de Tecnologa de Computadores

Obtencin de la red: ejemplo 1

X Disear un comparador de magnitud iterativo cuyas entradas son 2 nmeros binarios, A y B, de n bits cada uno y cuya salida indica si A>B, A=B o A<B.
y K = 1 (ms sencillo y lento) y Ci+1: g si (Ai,...,A0)>(Bi,...B0), e si (Ai,...,A0)=(Bi,...B0), s si (Ai,...,A0)<(Bi,...B0) y Especificacin de la celda i-sima: Ci+1 = F(Ci,Ai,Bi) Ci g e s AiBi= 00 g e s 01 s s s 10 g g g 11 g e s

Ampliacin de Tecnologa de Computadores

Obtencin de la red: ejemplos 2 y 3

X Disear una red iterativa para un sistema con n entradas (Xn-1,...X0) y una salida Z que vale 1 si y slo si i 0i n tal que Xi=1, Xi+1=0 y Xi+2=1. X Disear una red de resolucin de prioridades iterativa con n entradas y n salidas. La salida Zi=1 si Xi=1 y Xj=0 j>i.

Ampliacin de Tecnologa de Computadores

Red iterativa bidimensional

X Conjunto de nxm celdas idnticas dispuestas formando una matriz de n filas y m columnas. X Cada celda se conecta con las cuatro vecinas.
Ci-1,j
Celda (i,j)

Xi,j En la columna j-sima C pasa la informacin de la fila 0 a la n-1 Ri,j-1

Ri,j

Zi,j

Ci,j En la fila i-sima R pasa la informacin de la columna 0 a la m-1

Ampliacin de Tecnologa de Computadores

Obtencin de la red bidimensional: ejemplo

X Disear una red iterativa bidimensional como una matriz de nxn variables de entrada y una matriz de salida de nxn tal que: z(i,j) = 1 si el nmero de entradas que valen 1 en la sub-matriz de i filas y j columnas es impar.

Ampliacin de Tecnologa de Computadores

Ejemplo 2 de red bidimensional: multiplicador combinacional

X Obtener una red iterativa 2nxn que calcule el producto de dos nmeros binarios A y B de n bits:
y utilizando el algoritmo que se emplea para multiplicar con lpiz y papel: cada fila calcula la multiplicacin de un operando por un bit del otro ms la suma parcial anterior y Ejemplo: n=4, A=1001, B=0101
1001 0101 1001 0000 1001 0000 0101101 A B S0 S1 S2 S3 M M0=AxB0

M1 =M0 +AxB1 M2=M1+AxB2 M3=M2+AxB3

Ampliacin de Tecnologa de Computadores

Ejemplo 2 de red bidimensional: multiplicador combinacional (II)

X Cada celda i,j realiza la suma del bit j de Mi
Mi-1,j Bi Cout Xi,j

Xi,j =
Bi

Aj-i si 0 j-i < n 0 c.c.

Cin

Mi,j

Ampliacin de Tecnologa de Computadores

Redes ms rpidas: redes de anticipacin

X Las redes iterativas son tiles para funciones con muchas entradas
y Por su estructura regular y Por el bajo nmero de mdulos

X Pero son lentas debido a la propagacin de variables internas. X Solucin: usar una red iterativa y acelerar la propagacin de variables internas. Se usa la tcnica de anticipacin:
y las variables que hay que propagar se calculan por separado y y se aplican a todos los mdulos a la vez.

Ejemplo: red de resolucin de prioridades con anticipacin.

y Aadir anticipacin a la red iterativa del ejemplo 3.

X Calcular el retardo de la red con anticipacin.

Ampliacin de Tecnologa de Computadores

Redes ms rpidas: redes de rboles

X Es la implementacin ms rpida usando mdulos con nmero de entradas limitado. X Una red en rbol de 2 niveles usando mdulos de k entradas:
y 1er nivel: Descompone la funcin en (n/k) funciones de k variables y p salidas, y 2do nivel: Calcula la funcin en trminos de las salidas de las anteriores. Xn-1,...,Xn-k Xk-1,...,X0
G(n/k)-1

G0 V0

V(n/k)-1

F
y P<<k

Z
Ampliacin de Tecnologa de Computadores

Redes de rboles: ejemplo

X Disear el comparador de magnitud (ejemplo 1) usando una red en rbol de 2 niveles. X Generalizacin a r niveles:

Ampliacin de Tecnologa de Computadores

Solucin al ejemplo 2 de red iterativa

X Disear una red iterativa para un sistema con n entradas (Xn-1,...X0) y una salida Z que vale 1 si y slo si i 0i n tal que Xi=1, Xi+1=0 y Xi+2=1.

Ampliacin de Tecnologa de Computadores

Ejercicio: red iterativa y red de rbol

X Disear un sistema que recibe como entradas 16 nmeros binarios de 2 bits cada uno y cuya salida es el menor de ellos.

Ampliacin de Tecnologa de Computadores