Tema 2 - Sistemas Combinacionales I

E.T.S.
de Ingenieros de Telecomunicacin de Vigo Departamento de Tecnologa Electrnica
Sistemas combinacionales I: Realizacin de funciones con puertas lgicas
FUNDAMENTOS OS DE ELECTRNICA
TEMA 2 SISTEMAS COMBINACIONALES I: Realizacin de funciones con puertas lgicas
Tema 1 - 1
E.T.S. de Ingenieros de Telecomunicacin de Vigo Departamento de Tecnologa Electrnica
Tema anterior: hemos introducido las puertas lgicas como elementos individuales (smbolos lgicos clsicos y estndar ANSI/IEEE 91-1984) En este tema vamos a ver como interconectar puertas lgicas entre s para generar una determinada salida especfica para determinadas combinaciones especficas de las variables de entrada, sin que haya implicado almacenamiento LGICA COMBINACIONAL (DISEO DE
CIRCUITOS COMBINACIONALES BSICOS)

Tambin se presenta el lenguaje de descripcin hardware VHDL, y se explica como utilizarlo para describir la lgica combinacional. combinacional
Tema 1 - 2
Repasar la Simplificacin de circuitos lgicos utilizando el algebra de Boole y los mapas de Karnaugh.
Analizar circuitos combinacionales bsicos. Disear circuitos combinacionales bsicos a partir de una expresin booleana o una tabla de verdad.
Si lifi Simplificar un circuito i i lgico l i combinacional bi i l a su forma f mnima. i Utilizar puertas NAND para implementar cualquier funcin lgica combinacional. combinacional
Utilizar
puertas NOR para implementar
cualquier
funcin lgica
combinacional. Escribir programas VHDL para circuitos lgicos simples. Conocer el funcionamiento de las salidas triestado, triestado y en colector abierto. abierto
Tema 1 - 3
CONTENIDOS:
1. 2. 3. 4 4. Funciones lgicas. Forma cannica. Tabla de verdad (REPASO) Simplificacin de funciones. (REPASO)
2.1. Funciones incompletas.
Realizacin de sistemas combinacionales con puertas lgicas bsicas R li Realizacin i de d sistemas i t combinacionales bi i l con puertas t lgicas l i universales i l
4.1. Realizacin con puertas NAND 4.2. Realizacin con puertas NOR
5 5. 6.
Circuitos Combinacionales Multifuncin Introduccin al lenguaje VHDL

6.1. Elementos fundamentales del VHDL 6.2. Lgica combinacional con VHDL 6.2.1. Mtodo estructural de programacin en VHDL 6.2.2. Componentes VHDL 6.2.3. Herramientas de desarrollo software
7.
Puertas con salidas especiales

6.1. Tercer estado 6.2. Colector abierto 6.3. Realizacin de la funcin Y por conexin
Tema 1 - 4
1. FUNCIN LGICA
Variable binaria cuyo valor es el de una expresin algebraica en la que se relacionan entre s las variables binarias por medio de las operaciones (producto, , suma e inversin lgica). g ) bsicas (p _ Ej. f = f (a, b, c) = a b + c
Trmino cannico: producto o suma en el que intervienen todas las variables i bl en su forma f di t o inversa directa i
j Ej. _ _ _ _ _ _ _ _ _ a b c , a b c, a + b + c , a + b + c
El n mximo de sumas o productos cannicos de una funcin de n variables es 2n.

Tema 1 - 5
1.1. FORMAS CANNICAS o estndar

Cualquier funcin lgica se puede expresar como suma de productos cannicos o como producto de sumas cannicas.
Tema 1 - 6
Para transformar una funcin lgica cualquiera a suma de productos cannica: se aplica li la l propiedad i d d distributiva di t ib ti d l producto del d t respecto t a la l suma hasta obtener una suma de productos no cannicos. Posteriormente cada producto se multiplica por la suma de las variables que faltan y sus inversas. De forma anloga se transforma a producto de sumas cannico.
Tema 1 - 7
Suma de productos cannicos
Producto de sumas cannicas:
Tema 1 - 8
Ejercicio: j a) ) Convertir la siguiente g expresin p booleana a su forma de suma de productos cannicos. abc + ab + abcd b) Convertir la siguiente expresin booleana a su forma de producto de (a + b + c)(b )( + c + d) )( (a + b + c + d) ) sumas cannicas (
Tema 1 - 9
Ejemplos de formas cannicas:
Ojo!: Convenio: la variable A es la de menor peso.
___ _ _ f (a,b,c) = c b a + c b a + c b a = 000 + 011 + 101 = (0,3,5)

3
_ _ _ . ( ) = ( c + b + a ) ( c + b + a ) = 100 + 101 = ( (4,5) ) f(a,b,c)

3
Nmero de variables
Tema 1 - 10
Un producto cannico es igual a 1 slo para una combinacin de los valores de las variables:
_ _ _ _ abcd = 1010 = 1111=1
Una expresin en suma de productos es igual a 1 si y solo si uno o ms de los trminos producto que forman la expresin es igual a 1
Ejercicio: Determinar los valores binarios para los que la siguiente suma de productos cannicos sea igual a 1: abcd + abcd + abcd
Tema 1 - 11
Una suma cannica es igual a 0 slo para una combinacin de los valores de las variables:
a+b+c+d = 0+1+0+1 = 0+0+0+0=0

Una expresin en producto de sumas cannicas es igual a 0 si y solo si uno o ms de los trminos suma que forman la expresin es igual a 0
Ej i i Determinar Ejercicio: D t i l los valores l bi i binarios para los l que el l siguiente i i t producto de sumas cannicas sea igual a 0: (a+b+c+d)(a+b+c+d)(a+b+c+d)
Tema 1 - 12
A partir de la tabla de verdad de una funcin es inmediata la obtencin de su expresin en forma cannica cannica.
Forma muy comn, comn en formato muy conciso, de expresar el funcionamiento lgico de un circuito. Las tablas de verdad pueden encontrarse en las hojas de especificaciones de los circuitos y sistemas digitales
Por otra parte, todas las expresiones booleanas pueden convertirse fcilmente en tablas de verdad utilizando los valores binarios de cada trmino de la expresin cannica.
Tema 1 - 13
1.2. TABLA DE VERDAD

c b 0 0 1 1 0 0 1 1 a 0 1 0 1 0 1 0 1 f 0 1 0 1 0 0 1 0
PRODUCTOS CANNICOS Trminos con valor f = 1: --> --> _ _ c b a _ c b a _ c b a

variable a uno en forma directa y a cero en forma negada
0 1 2 3 4 5 6 7
0 0 0 0 1 1 1 1
-->
f =
_ _ _ _ c b a + c b a + c b a =
(1,3,6) (1 3 6)
3
Tema 1 - 14
b 0 0 1 1 0 0 1 1
a 0 1 0 1 0 1 0 1
f 0 1 0 1 0 0 1 0
7 6 5 4 3 2 1 0
0 0 0 0 1 1 1 1
SUMAS CANNICAS Trminos con valor f = 0:

variable i bl a cero en forma directa y a uno en forma negada
___
f =
_
_
=
(c+b+a) ( ).( (c+b+a) ).( (c+b+a) ).
.(c+b+a).(c+b+a)
(0,2,3,5,7)
Tema 1 - 15
FORMAS CANNICAS
Conversin: Suma de productos cannicos Producto de sumas cannicos
Transformacin
f (a,b,c) = (1,3,6) f (a,b,c) ( b ) = (1,3,6) (1 3 6) = (0,2,4,5,7) (0 2 4 5 7) f (a,b,c) = (0,2,4,5,7) = (0,2,4,5,7) = (0,2,3,5,7) f (a,b,c) = (0,2,3,5,7)
Tema 1 - 16
Ejercicio: Convertir la siguiente suma de productos en su expresin equivalente como producto de sumas abc + abc + abc + abc + abc
Tema 1 - 17
2. SIMPLIFICACIN DE FUNCIONES
Criterio de minimizacin ms utilizado: obtener una expresin mnima de suma de productos o producto de sumas con el mnimo de trminos y el mnimo de variables posible en cada trmino utilizando el MTODO TABULAR DE KARNAUGH _ _ Ej abcd + abcd = abc (d+d) = abc Ej.
Los trminos cannicos adyacentes pueden reducirse a un solo trmino en el cual se ha suprimido la variable cuyo estado es diferente en ambos.
Tema 1 - 18
MTODO DE KARNAUGH: Adyacencia de celdas

El mtodo t d tabular t b l de d KARNAUGH se basa b en agrupar l los t trminos i cannicos i adyacentes de forma que estn fsicamente contiguos.
ab c 0 1 Tabla de 3 variables Tabla de 4 variables ab 00 01 11 10 cd
Adyacencia entre celdas
Tema 1 - 19
MTODO DE KARNAUGH:
Dec 0 1 2 3 4 5 6 7 d 0 0 0 0 0 0 0 0 c 0 0 0 0 1 1 1 1 b 0 0 1 1 0 0 1 1 a 0 1 0 1 0 1 0 1 f 0 0 1 1 0 1 0 1 Dec 8 9 10 11 12 13 14 15 d 1 1 1 1 1 1 1 1 c 0 0 0 0 1 1 1 1 b 0 0 1 1 0 0 1 1 a 0 1 0 1 0 1 0 1 f 0 0 1 1 0 0 0 1
f = f (a,b,c,d) = (2,3,5,7,10,11,15)
Tema 1 - 20
Mapa de Karnaugh de 4 variables:
ab ab 00 cd 00 01 11 10
0 2 3 1
01
11
10
cd 00 01 11 10
00
0
01
2
11
3
10
1 9
1
8 10
1
11
10
11
1
12 4 14
1
15 13 5
12
14
15
13
1
6 7
f = f (a,b,c,d) = (2,3,5,7,10,11,15) 4
_ _ f=bc +ab +acd

Tema 1 - 21
MTODO DE KARNAUGH: minimizacin de producto de sumas

ab
Se agrupan los ceros adyacentes, y la variable correspondiente a cada trmino es la negada del mapa
f = f (a,b,c,d) = (2,3,5,7,10,11,15) 4
cd 00 01 11 10
00
01
0 2
11
3
10
0 0 0 0
1
8 10
1
11
0 0 0
1
1 9
1
14 15
12 4
0 0
13 5
1
6 7
_ _ f =(a ( + c) ) (b + c) (b + d)
Tema 1 - 22
Ejemplo con 5 variables de entrada:
Tablas con trminos simtricos adyacentes (porque se diferencian solamente en el estado de la variable e)
Ambas tablas se reunen en una sola asignando a cada cuadrado dos trminos cannicos
Se agrupan los trminos que poseen un 1 de la manera ms sencilla posible. S Se agrupan los l t trminos i que poseen l la variable i bl e con l los que poseen 1 d de forma ms sencilla posible Se agrupan los trminos que poseen la variable e negada con los que poseen 1 de forma ms sencilla posible
1. Cuadrados que tienen un 1 en ambas tablas 1 2 Cuadrados con 1 en una y 0 en otra estado de 2. la variable e correspondiente a la tabla del cuadrado al que corresponde el 1
Tema 1 - 23
Ejercicio :
X = (0,1,2,4,6,16,17,22,23,29,30,31) (0 1 2 4 6 16 17 22 23 29 30 31)
4
Tema 1 - 24
2.1. FUNCIONES INCOMPLETAS

Se dice que una funcin est totalmente definida si para cada combinacin de entrada se define un valor lgico de la funcin. Una funcin es incompleta si para una o ms combinaciones de entrada no existe n valor lgico definido para la funcin por una de las siguientes razones: - No pueden existir dichas combinaciones de entrada - Para esas combinaciones la salida est inhibida
La minimizacin por Karnaugh se realiza de la misma manera, asignando a las X (valores sin definir) el valor 0 o 1 que ms simplifique la funcin.
Tema 1 - 25
Dec 0 1 2 3 4 5 6 7
d 0 0 0 0 0 0 0 0
c 0 0 0 0 1 1 1 1
b 0 0 1 1 0 0 1 1
a 0 1 0 1 0 1 0 1
f X 1 X 1 X 0 1 0
Dec 8 9 10 11 12 13 14 15
d 1 1 1 1 1 1 1 1
c 0 0 0 0 1 1 1 1
b 0 0 1 1 0 0 1 1
a 0 1 0 1 0 1 0 1
f 1 0 1 1 X X 0 0
f = f (a (a,b,c,d) b c d) =
(1 3 6 8 10 11) + (1,3,6,8,10,11)
(0 2 4 12 13) (0,2,4,12,13)
Tema 1 - 26
ab cd 00 01 00 X 1 01 X 1 11 1 1 10 1
11 10
X X 1
__ _ __ __ f=ac+bc+cd+ad
f = f (a,b,c,d) =
(1,3,6,8,10,11) + (0,2,4,12,13)
4
Tema 1 - 27
3. REALIZACIN DE SISTEMAS COMBINACIONALES CON PUERTAS LGICAS BSICAS

1. Obtencin de la tabla de verdad a partir de las especificaciones 2 Deduccin 2. D d i de d las l expresiones i cannicas i a partir ti de d la l tabla t bl de d verdad 3. Simplificacin de dichas expresiones cannicas 4. Realizacin del sistema combinacional a partir de la expresin p irreducible ms sencilla
Tema 1 - 28
_ _ Ejemplo: f=bc+ab+acd
Nivel de un circuito: mximo nmero de puertas que ha de atravesar cualquier q entrada p para actuar sobre la salida
(no se tienen en cuenta las puertas nicamente inversoras)
_ c
b _ c a b a c _ d
&
&
_ d
&
Tema 1 - 29
Ejercicio: En una determinada planta de procesamiento qumico se emplea un elemento lquido en un proceso de fabricacin. Dicho elemento qumico se almacena en tres tanques diferentes. Un sensor de nivel en cada tanque genera una tensin a nivel ALTO cuando el nivel del lquido en el tanque cae por debajo de un punto especificado.
Disear un circuito para supervisar el nivel del elemento qumico en q ,q que indique q cuando el nivel de dos tanques q cualesquiera q cada tanque, cae por debajo del punto especificado.
Tema 1 - 30
Ejercicio: Los sensores colocados en los tanques qumicos del ejercicio anterior se reemplazan por un nuevo modelo que genera una tensin a nivel BAJO en lugar de ALTO cuando el nivel del lquido en el tanque cae por debajo del punto crtico.
Disear un circuito para supervisar el nivel del elemento qumico en cada tanque, que genere una salida a nivel ALTO cuando el nivel de dos tanques q cualesquiera q cae p por debajo j del p punto especificado. p
Tema 1 - 32
Ejercicio: Minimizar el circuito combinacional de la figura en suma de productos.

Nota: Los inversores para las variables complementadas no se muestran.
a) Indicar la expresin booleana b) Implementar el circuito mnimo obtenido mediante puertas lgicas
&
& 1 &
&
Tema 1 - 34
4. REALIZACIN DE SISTEMAS COMBINACIONALES CON PUERTAS LGICAS UNIVERSALES
NOR a b 1 ____ a+ b a b
NAND &
___
a.b
Tema 1 - 36
LA PUERTA UNIVERSAL NAND

&
1. Una puerta NAND utilizada como una NOT
&
&
&
2. Dos NANDs utilizadas como una puerta AND
& & &
DeMorgan
3. Tres NANDs utilizadas como una puerta OR

DeMorgan
& & &

4. Cuatro NANDs utilizadas como una puerta NOR
&
Tema 1 - 37
LA PUERTA UNIVERSAL NOR

1
1. Una puerta NOR utilizada como una NOT
2. Dos NORs utilizadas como una puerta OR
1 1 1
DeMorgan
&
3. Tres NORs utilizadas como una puerta AND
1 1
DeMorgan
&
4. Cuatro NORs utilizadas como una puerta NAND
Tema 1 - 38
REALIZACIN CON PUERTAS LGICAS UNIVERSALES

4.1. REALIZACIN CON PUERTAS NAND (Lgica NAND)
Para realizar una funcin lgica con puertas NAND se le aplica a la funcin minimizada el siguiente procedimiento: a) Se aplica a la expresin global de la funcin dos negaciones l operacin i ms externa t li D Morgan M l primera i b) Si la es una suma se aplica De a la inversin; si es producto no se opera. c) Si en el interior existen sumas se aplica a cada una dos inversiones y se opera la primera para convertirla en el inverso de un producto. d) Se continua aplicando lo anterior hasta convertir todo en productos.
Tema 1 - 39
Ejemplo:
_ _ _ _ f = b c + a b + a c d = b c + a b + a c d =
_ b c . a b
_ . a c d
a) Se aplica a la expresin global de la funcin dos negaciones b) Si la operacin ms externa es una suma se aplica De Morgan a la primera inversin; si es producto no se opera. c) Si en el interior existen sumas se aplica a cada una dos inversiones y se opera la primera para convertirla en el inverso de un producto. d) Se continua aplicando lo anterior hasta convertir todo en productos.
_ b c a b a c _ d
&
f
&
_ b
&
&
&
_ d
&
Tema 1 - 40
4.2. REALIZACIN CON PUERTAS NOR
Para realizar una funcin lgica con puertas NOR se le aplica a la funcin minimizada el siguiente procedimiento:
a) Se aplica a la expresin global de la funcin dos negaciones b) Si la operacin ms externa es un producto se aplica De Morgan a la primera inversin; si es suma no se opera. c) Si en el interior existen productos se aplica a cada uno dos inversiones y se opera la primera para convertirla en el inverso de una suma. d) Se continua aplicando lo anterior hasta convertir todo en sumas.
Tema 1 - 41
Ejemplo:
_ _ _ _ _ _ _ _ _ f = b c + a b + a c d = b c + a b + a c d = b+c + a+b + a+c+d
a) Se aplica a la expresin global de la funcin dos negaciones b) Si la operacin ms externa es un producto se aplica De Morgan a la primera inversin; si es suma no se opera. c) Si en el interior existen productos se aplica a cada uno dos inversiones y se opera la primera para convertirla en el inverso de una suma. d) Se continua aplicando lo anterior hasta convertir todo en sumas.
b _ c _ a _ b _ a _ c _ d
Tema 1 - 42
Ejercicio para casa: Dados los circuitos lgicos de la figura: a)Obtener la expresin de salida y desarrollar la tabla de verdad de cada uno de ellos. ellos b)Minimizar su expresin mediante Karnaugh. c)Implementar )I l t los l circuitos i it utilizando tili d solo l puertas t NAND. NAND d)Implementar los circuitos utilizando solo puertas NOR.
1 1 & & & & 1 & 1 1
Tema 1 - 43
Utilizacin de puertas NAND de 2 entradas
Ej Ejemplo: l
& &
&
&
Tema 1 - 44
Utilizacin de puertas NOR de 2 entradas
Ejemplo:
1 1 1 1 1 1
1 1
Tema 1 - 45
5. CIRCUITOS COMBINACIONALES MULTIFUNCION

Ci Circuito it C Combinacional bi i l constituido tit id por varias i Funciones F i Lgicas L i que dependen de las mismas Variables de Entrada y han de ser realizadas simultneamente. Simplificacin
Se puede realizar para cada funcin de forma independiente pero esto no garantiza obtener el circuito conjunto ms sencillo NECESARIO TENER EN CUENTA LOS TRMINOS COMUNES A DOS O MS FUNCIONES Prdida de un poco de simplicidad en expresiones de cada funcin por
separado a costa de obtener p productos o sumas comunes a todas las funciones, que slo se p q realizan con puertas una vez.
Existe una variante del mtodo de Karnaugh que permite realizar la simplificacin para obtener estas expresiones.
Tema 1 - 46
Variante del mtodo de Karnaugh para multifunciones

Formacin de las tablas de cada funcin y sus productos lgicos. Los trminos cannicos de una sola funcin se realizan en la tabla correspondiente a la forma ms sencilla posible. Los trminos de dos funciones y que no sean de tres, no realizados an, se realizan en la tabla correspondiente. Lo mismo para los trminos comunes a tres funciones.
Ejemplo: j p f1 = ( (0, 1, 2, 3, 4, 5, 6, 7, 8, 10, 14) ) 4 f2 = (0, 1, 2, 4, 5, 8, 9, 10, 12, 13, 14) 4 f3 = (0, (0 1 1, 2 2, 4 4, 5 5, 10 10, 14) 4
Tema 1 - 47
Tema 1 - 48
_ c _ a d b
& & & & & f1
f2
_ d _ b
&
&
f3
Tema 1 - 49
Ejercicio: Dadas las siguientes funciones lgicas: F1(a,b,c,d)= (5,13,14,15)

4 4 4
( ) ( (0,4,5,8,10,11,12,13) ) F2(a,b,c,d)= F3(a,b,c,d)= (0,1,2,3,4,5,6,7) a) Obtener la expresin mnima en suma de productos y en producto de sumas de las tres funciones por separado. b) Obtener la expresin mnima en suma de productos de la multifuncin. c) Representar fsicamente el circuito que implemente la multifuncin utilizando solo puertas NAND de dos entradas.
Tema 1 - 50
6. INTRODUCCIN AL LENGUAJE VHDL

En esta asignatura vamos a hacer una breve introduccin al lenguaje VHDL. Lenguajes de descripcin hardware Language): herramientas que permiten introducir los diseos lgicos, utilizando texto que se emplean para implementar circuitos lgicos en texto, dispositivos lgicos programables. Aunque A el l VHDL proporciona i mltiples lti l mtodos t d para describir d ibi un circuito i it lgico, aqu solo vamos a ver los ejemplos de programacin ms sencillos y directos de introduccin del diseo mediante texto. texto
Tema 1 - 51
(HDL, Hardware Description
VHDL
La V de VHDL viene de VHSIC (Very High Speed Integrated Circuit) y, HDL es el acrnimo de Hardware Description Language. Lenguaje estndar adoptado por el IEEE (Institute of Electrical and Electronics Engineers (IEEE Std. Std 1076-1993). ) Lenguaje complejo y exaustivo, y utilizarlo para sacarle el mximo partido posible exige un gran esfuerzo f y tener experiencia. Proporciona tres mtodos bsicos para describir un circuito digital por software: COMPORTAMENTAL, FLUJO DE DATOS y ESTRUCTURAL. A continuacin: MTODO DE FLUJO DE DATOS.
Tema 1 - 52
DESCRIPCION DE UN CIRCUITO MEDIANTE FLUJO DE DATOS

En este mtodo se escriben instrucciones de tipo booleano para describir un circuito lgico. p lgicos g (PALABRAS CLAVE EN VHDL): ( ) Operadores
and, or, not, nand, nor, xor, xnor

Elementos fundamentales en cualquier programa VHDL: ENTIDAD Y ARQUITECTURA, que deben utilizarse juntos. ENTIDAD (entity): describe una determinada funcin lgica en funcin de sus entradas externas y sus salidas, denominadas PUERTOS. ARQUITECTURA (architecture): describe la operacin interna de la funcin lgica.
Tema 1 - 53
ENTIDAD (entity):
En su forma ms simple, consta de tres instrucciones: 1. La primera instruccin asigna un nombre a la funcin lgica. 2. La segunda instruccin, denominada instruccin las entradas y salidas. 3. La tercera instruccin es end
port,
especifica
Ejemplo: declaracin entity para una puerta AND de 2 entradas:
Tema 1 - 54
Ejemplo: declaracin entity para una puerta AND de 2 entradas:
Trminos en negrita: palabras clave VHDL. Dems trminos: identificadores definidos por el usuario. La sintaxis de VHDL exige la utilizacin de parntesis, comas y puntos y comas. Su S colocacin l i es crucial i l y debe d b cumplirse li d forma de f extricta. ti t A y B se especifican como bits de entrada, y X como bit de salida. Los identificadores de puerto A, B y X, as como el nombre de la entidad, AND_Gate2, son definidos por el usuario y por tanto, su nombre puede cambiarse .
Tema 1 - 55
ARQUITECTURA (architecture):
El elemento arquitectura VHDL del programa para una puerta AND de 2 entradas descrito mediante el elemento entidad anterior es:
Trminos en negrita: palabras clave VHDL. La sintaxis de VHDL exige la utilizacin de los punto y coma y del smbolo La primera instruccin debe hacer referencia al nombre de la entidad. La expresin para una puerta AND de 2 entradas , X=AB, en VHDL se escribe como X A and B.
Tema 1 - 56
La entidad y la arquitectura se combinan en un nico programa VHDL para describir una p p puerta AND:
&
Tema 1 - 57
6.1. ESCRITURA DE EXPRESIONES BOOLEANAS EN VHDL

Cualquier expresin boolenana puede escribirse utilizando las palabras
, clave VHDL: and,

Ejemplos: X=A+B+C X=AB + CD
or, , not, , nand, , nor, , xor, , xnor.
en VHDL: X A or B or C (A and not B) ) or (not C and D) ) en VHDL: X ( X not (A and B) X A nand B
Nand de 2 entradas: o
Tema 1 - 58
Ejemplo: Escribir un programa VHDL para describir el circuito lgico g de la figura. g
& 1 &
Tema 1 - 59
Ejercicio para casa: E Escribir ibi un programa VHDL para el l circuito i it lgico l i de d la l figura. fi
& & & 1
Tema 1 - 60
Smbolo lgico
Ti de Tipo d puerta t
7. SALIDAS ESPECIALES
Puerta lgica con salida normal:
Variables de entrada Variable de salida normal
Esquema bsico
PUERTA LGICA
+VC
DEA V i bl Variables de entrada DEA V i bl de Variable d salida normal
Tema 1 - 61
5V
a b c
5V
&
& a b c
0V
0V
Tema 1 - 62
Smbolo lgico
7.1. TERCER ESTADO (alta impedancia)
Puerta lgica con salida DE TRES ESTADOS o TRIESTADO:
Variables de entrada V i bl de Variable d desinhibicin (Enable)
Variable de salida de tres estados
EN
E Esquema b bsico i
PUERTA LGICA
+VC
DEA Variables V i bl de entrada DEA Variable de desinhibicin (Enable) Variable de salida de tres estados
Tema 1 - 63
Ejemplo de habilitacin activa a nivel ALTO:
5V
a b c 1
5V
&
& a b c
EN
EN
0V
0V
Smbolo normalizado
5V
a b c 0 EN
&
3er estado
a b c 0 EN
&
0V
3er estado cuando EN=0 (Habilitacin activa a nivel alto)
Tema 1 - 64
Ejemplo de funcionamiento de un INVERSOR CON SALIDA TRIESTADO, con HABILITACIN ACTIVA A NIVEL BAJO:
3er estado cuando EN=1 (Habilitacin activa a nivel bajo)
Tema 1 - 65
Utilidad: conectar las salidas de varios dispositivos a un bus (slo uno de ellos puede tener acceso al bus en cada momento. El resto estarn en alta impedancia).
5V
a b c 0 e g h 1 EN EN
&
&
j k l 0 EN
&
0V
Tema 1 - 66
Ti de Tipo d puerta
7.2. COLECTOR ABIERTO (DRENADOR ABIERTO)

Puerta lgica g con COLECTOR ABIERTO (DRENADOR ABIERTO):
Variables de entrada Variable de salida de colector o drenador abierto
PUERTA LGICA Variable de salida de colector o drenador abierto Variables de entrada DEA
Tema 1 - 67
Terminales de salida sin conexin con ambos terminales de alimentacin (VCC y GND) sino slo hacia uno de ellos: el terminal negativo: masa (cero voltios). Colector abierto (Drenador abierto) viene de que el terminal de salida est conectado solamente al terminal colector (drenador) de un transistor. En las salidas de este tipo es necesario conectar una Resistencia (pull-up) p) p para completar p el circuito. Externa (p
& a b c
a b c
&
0V
Smbolo normalizado
Tema 1 - 68
5V R
& a b c &
5V R
a b c
0V
5V
0V
0V
Tema 1 - 69
Utilidades:
1) ) Excitar diodos LED y lmparas. p
Tema 1 - 70
2) Realizar la operacin AND cableada
Tema 1 - 71
Tipo de puerta
7.3. EMISOR ABIERTO (SURTIDOR ABIERTO)

Puerta lgica g con EMISOR ABIERTO (SURTIDOR ABIERTO):
Variables de entrada Variable de salida de emisor o surtidor abierto
+VC PUERTA LGICA
Variables de entrada
DEA Variable de salida de emisor o surtidor abierto
Tema 1 - 72
Terminales de salida sin conexin con ambos terminales de alimentacin (VCC y GND) sino slo hacia uno de ellos: el terminal positivo de la alimentacin. Colector abierto (Drenador abierto) viene de que el terminal de salida est conectado solamente al terminal colector (drenador) de un transistor. En las salidas de este tipo es necesario conectar una Resistencia (pull-down) )p para completar p el circuito. Externa (p
5V
a b c
&
a b c
&
0V
Smbolo normalizado
Tema 1 - 73
7.4. SALIDA CON CARGA PASIVA EN EL COLECTOR (DRENADOR)

Puerta lgica con SALIDA CON CARGA PASIVA EN EL COLECTOR (DRENADOR):
+VC PUERTA LGICA R Variable de salida con carga pasiva en el colector o en el l drenador d d
Variables de entrada Variable de salida con carga pasiva en el colector o en el l drenador d d
DEA
Tema 1 - 74

Tipo de puerta
7.5. SALIDA CON CARGA PASIVA EN EL EMISOR (SURTIDOR)

Puerta lgica con SALIDA CON CARGA PASIVA EN EL EMISOR (SURTIDOR):
+VC PUERTA LGICA
Variables de entrada Variable de salida con carga pasiva en el emisor o en el l surtidor tid
DEA Variable de salida con carga pasiva en el emisor o en el surtidor

Tema 1 - 75
7.6. Realizacin de la funcin Y (AND) por conexin

En las tecnologas de circuitos lgicos en las que los transistores de salida poseen como carga una resistencia se pueden unir directamente las salidas de las puertas lgicas (Y por conexin). Tambin se puede realizar la Y por conexin mediante puertas de colector abierto.
S= (a+b+c)(d+e+f)
a b c
1
a b c
5V R
&
d e f
d e f
a b c
S
d e f
Tema 1 - 76
Ejercicio: Desarrollo de la lgica de control de un sistema digital para controlar el fluido que hay en un tanque de almacenamiento
Mantener un nivel apropiado de fluido controlando las vlvulas de entrada y salida Controlar la temperatura del fluido dentro de un determinado rango Disparar una alarma si fallan el sensor de nivel o de temperatura
Tema 1 - 77
Tema 1 - 78

Tema 2 - Sistemas Combinacionales I

Hochgeladen von

Dokumentinformationen

Originalbeschreibung:

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

Tema 2 - Sistemas Combinacionales I

Hochgeladen von

Copyright:

Verfügbare Formate

E.T.S.

de Ingenieros de Telecomunicacin de Vigo Departamento de Tecnologa Electrnica

Sistemas combinacionales I: Realizacin de funciones con puertas lgicas

E.T.S. de Ingenieros de Telecomunicacin de Vigo Departamento de Tecnologa Electrnica

Sistemas combinacionales I: Realizacin de funciones con puertas lgicas

CIRCUITOS COMBINACIONALES BSICOS)

E.T.S. de Ingenieros de Telecomunicacin de Vigo Departamento de Tecnologa Electrnica

Sistemas combinacionales I: Realizacin de funciones con puertas lgicas

puertas NOR para implementar

E.T.S. de Ingenieros de Telecomunicacin de Vigo Departamento de Tecnologa Electrnica

Sistemas combinacionales I: Realizacin de funciones con puertas lgicas

Circuitos Combinacionales Multifuncin Introduccin al lenguaje VHDL

Puertas con salidas especiales

E.T.S. de Ingenieros de Telecomunicacin de Vigo Departamento de Tecnologa Electrnica

Sistemas combinacionales I: Realizacin de funciones con puertas lgicas

El n mximo de sumas o productos cannicos de una funcin de n variables es 2n.

E.T.S. de Ingenieros de Telecomunicacin de Vigo Departamento de Tecnologa Electrnica

Sistemas combinacionales I: Realizacin de funciones con puertas lgicas

1.1. FORMAS CANNICAS o estndar

E.T.S. de Ingenieros de Telecomunicacin de Vigo Departamento de Tecnologa Electrnica

Sistemas combinacionales I: Realizacin de funciones con puertas lgicas

E.T.S. de Ingenieros de Telecomunicacin de Vigo Departamento de Tecnologa Electrnica

Sistemas combinacionales I: Realizacin de funciones con puertas lgicas

Suma de productos cannicos

Producto de sumas cannicas:

E.T.S. de Ingenieros de Telecomunicacin de Vigo Departamento de Tecnologa Electrnica

Sistemas combinacionales I: Realizacin de funciones con puertas lgicas

E.T.S. de Ingenieros de Telecomunicacin de Vigo Departamento de Tecnologa Electrnica

Sistemas combinacionales I: Realizacin de funciones con puertas lgicas

Ejemplos de formas cannicas:

Ojo!: Convenio: la variable A es la de menor peso.

___ _ _ f (a,b,c) = c b a + c b a + c b a = 000 + 011 + 101 = (0,3,5)

_ _ _ . ( ) = ( c + b + a ) ( c + b + a ) = 100 + 101 = ( (4,5) ) f(a,b,c)

E.T.S. de Ingenieros de Telecomunicacin de Vigo Departamento de Tecnologa Electrnica

Sistemas combinacionales I: Realizacin de funciones con puertas lgicas

_ _ _ _ abcd = 1010 = 1111=1

E.T.S. de Ingenieros de Telecomunicacin de Vigo Departamento de Tecnologa Electrnica

Sistemas combinacionales I: Realizacin de funciones con puertas lgicas

a+b+c+d = 0+1+0+1 = 0+0+0+0=0

E.T.S. de Ingenieros de Telecomunicacin de Vigo Departamento de Tecnologa Electrnica

Sistemas combinacionales I: Realizacin de funciones con puertas lgicas

E.T.S. de Ingenieros de Telecomunicacin de Vigo Departamento de Tecnologa Electrnica

Sistemas combinacionales I: Realizacin de funciones con puertas lgicas

1.2. TABLA DE VERDAD

PRODUCTOS CANNICOS Trminos con valor f = 1: --> --> _ _ c b a _ c b a _ c b a

E.T.S. de Ingenieros de Telecomunicacin de Vigo Departamento de Tecnologa Electrnica

Sistemas combinacionales I: Realizacin de funciones con puertas lgicas

SUMAS CANNICAS Trminos con valor f = 0:

(c+b+a) ( ).( (c+b+a) ).( (c+b+a) ).

E.T.S. de Ingenieros de Telecomunicacin de Vigo Departamento de Tecnologa Electrnica

Sistemas combinacionales I: Realizacin de funciones con puertas lgicas

E.T.S. de Ingenieros de Telecomunicacin de Vigo Departamento de Tecnologa Electrnica

Sistemas combinacionales I: Realizacin de funciones con puertas lgicas

E.T.S. de Ingenieros de Telecomunicacin de Vigo Departamento de Tecnologa Electrnica

Sistemas combinacionales I: Realizacin de funciones con puertas lgicas

E.T.S. de Ingenieros de Telecomunicacin de Vigo Departamento de Tecnologa Electrnica

Sistemas combinacionales I: Realizacin de funciones con puertas lgicas

MTODO DE KARNAUGH: Adyacencia de celdas

Adyacencia entre celdas

E.T.S. de Ingenieros de Telecomunicacin de Vigo Departamento de Tecnologa Electrnica

Sistemas combinacionales I: Realizacin de funciones con puertas lgicas

E.T.S. de Ingenieros de Telecomunicacin de Vigo Departamento de Tecnologa Electrnica

Sistemas combinacionales I: Realizacin de funciones con puertas lgicas