1

MEC UTFPR-CT DAELT CURSO: ENGENHARIA INDUSTRIAL ELTRICA DISCIPLINA: ELETRNICA DIGITAL PROF.:__________________

EXPERINCIA 10 e 11 FLIP-FLOP
DATA REALIZAO:________________ DATA ENTREGA:______________

ALUNOS: _________________________________ e _________________________________ Planejamento:_____________ INTRODUO Um FF um dispositivo digital que possui dois estados estveis, ou seja, um biestvel. O circuito FF pode assumir o estado lgico nvel alto (flip) ou nvel lgico baixo (flop). O FF um componente bsico dos circuitos seqenciais como: registradores e contadores. OBJETIVOS Implementar circuitos bsicos seqenciais utilizando portas lgicas; Implementar um circuito supressor de debounce Conhecer e ensaiar o CI 7476; Verificar a atuao dos controles Preset e Clear; Reconhecer o funcionamento de um Flip-Flop tipo T; Reconhecer o funcionamento de um Flip-Flop tipo D sncrono; Verificar o funcionamento de Flip-Flop RS assncrono; Verificar o funcionamento de circuitos divisores de freqncia utilizando o CI7476. Implementar um contador binrio utilizando o CI7476. Execuo:_____________ Relatrio:__________

Convm implementar o circuito antes de vir para o laboratrio.

CONCEITOS A teoria para esta experincia ser fundamentada no livro texto da disciplina sobre circuitos aritmticos. Ser necessrio a interpretao da folha de dados do CI7476 disponvel na pgina pessoal do professor e na Internet, www.alldatasheets.com ou em outros stios.

RELAO DE MATERIAL Qt 1 1 1 1 1 1 1 Descrio Fonte de tenso 5V Matriz de contatos Multmetro Gerador de funo com PP CI 7400 CI 7402 CI 7404 1 10 10 2 2 CI 7476 LED Resistores de 1k, 270 Cabos banana-banana Mdulo de chaves Alicate / pina Fios rgidos para jump

METODOLOGIA Ml Para entendimento dos princpios dos circuitos seqenciais sero implementados e testados os circuitos flip-flop tipo RS (Set / Reset) com portas NOR e NE, verificando o estado de sada em LEDs, monitorando Q e Qbarra. M2 Partindo-se do suporte terico ser implementado o circuito e verificada a TV do FF JK utilizando-se o CI 7476. A implentao do FF JK com portas lgicas fica indicada para realizao a partir do interesse do aluno. M3 A partir do FF JK contido no CI 7476 sero implementados os FF tipo T e tipo D para fins de constatao da tabela da verdade de cada um deles. M4 Para ensaiar o FF JK contido no CI 7476 sero utilizadas chaves para comutar os nveis lgicos nas entradas. E para suprimir possveis rudos na comutao, conhecido como efeito bounce, ser proposto um circuito supressor de rudo. M5 Para o entendimento do FF tipo T ser utilizado gerador de funes para observar o efeito da diviso de freqncia. M6 Para entender a sensibilidade do dispositivo para a borda de descida ser analisado atravs da comutao das chaves e no osciloscpio pela observao dos pontos de comutao das formas de onda. M7 No final do roteiro de experincia h uma tabela que dever ser preenchida com o nome da equipe e que receber a assinatura do professor aps a concluso de cada procedimento.

PRATICANDO Flip-flop RS com portas NOU P1 Implemente o circuito flip-flop RS com portas NOU conforme diagrama. (Note que a sada Q e Q alimentaro um LED atravs de resistor limitador de corrente).

Tab. FF - RS - NOU Passos R S Q 1 Passo 0 1 2 Passo 0 0 3 Passo 1 0 4 Passo 0 0 5 Passo 0 1 6 Passo 1 1 7 Passo 1 0 8 Passo 1 1 9 Passo 0 1 10 Passo 0 0 11 Passo 1 0 12 Passo 0 0
P2 Varie as entradas R e S conforme a TV. (Lembre-se de verificar o estado proibido para esta estrutura) Faa a sntese conclusiva sobre esta estrutura.

Flip-flop RS com portas NE P3 Implemente o circuito FF RS com portas NE.

Tab. FF - RS - NE Passos R S Q 1 Passo 0 1 2 Passo 0 0 3 Passo 1 0 4 Passo 0 0 5 Passo 0 1 6 Passo 1 1 7 Passo 1 0 8 Passo 1 1 9 Passo 0 1 10 Passo 0 0 11 Passo 1 0 12 Passo 0 0
P4 Verifique o funcionamento do circuito. (Avalie o estado proibido deste circuito). Compare os resultados deste circuito com o circuito implementado com portas NOU. Faa uma sntese conclusiva sobre FF RS com portas NE.

Flip-flop RS com portas NE - sncrono P5 Implemente o circuito FF RS com portas NE sncrono.

Tab. FF - RS - NE - sncrono Passos R S CK Q 1 Passo 0 1 1 2 Passo 0 0 0 3 Passo 1 0 0 4 Passo 1 1 0 5 Passo 0 1 0 6 Passo 0 0 1 7 Passo 1 0 1 8 Passo 0 0 0 9 Passo 0 1 0 10 Passo 1 1 0 11 Passo 1 0 0 12 Passo 1 1 1 13 Passo 1 1 0 14 Passo 0 0 1 15 Passo 1 0 1
P6 Verifique o funcionamento do circuito. Faa uma sntese conclusiva sobre FF RS com portas NE sncrono.

FLIP-FLOP JK com CI 7476 P7 Implemente um circuito eliminador de rudos.

Se for necessrio faa uso deste circuito nas etapas seguintes. Use chaves PB para implementar a entrada de nvel baixo. Interprete o funcionamento do circuito Explique porque ele elimina rudos oriundos das

P8 Identifique o CI7476, interprete a folha de dados deste CI. Atente para os pinos de alimentao deste CI, cuide para no sacrific-lo. Confira a folha de dados.

P9 Verifique a TV do FF-JK. Interprete a funo dos controles Preset e Clear. Siga os passos indicados na TV. Aplique os pulsos de clock via o circuito supressor de rudos implementado em P7. Faa uma sntese conclusiva sobre o FF - JK. P10 A partir do FF-JK implemente um FF tipo T. Possibilidades: Retire as chaves das entradas J e K. Conecte as entradas J e K ao V CC. Ou simplesmente, neste caso, mantenha as chaves fechadas para VCC. D pulsos de clock e observe o comportamento da sada. Observe em que linha ou linhas da tabela do FF JK se restringe o funcionamento do FF tipo T.

P11 A partir de dois FF-JK implemente um circuito divisor por 4 conforme circuito abaixo.
VCC X2
2

VCC

5
4 1 1J

U1A
1Q 15

X1 2.54 V 2
1 16 1J 1CLK 1K

2 ~1PR 1Q

U2B
15

~1PR

2.5 V 4

1CLK 1K ~1Q ~1CLR 3 14

16

~1Q ~1CLR

14

74LS76D VCC

74LS76D

P12 Substitua os probs X1 e X2 que monitoram as sadas Q de cada FF tipo T por LED associado ao resistor limitador. Aplique pulsos de clock atravs da chave e analise os resultados. P13 Substitua a chave do clock pelo gerador de funes, aplique uma freqncia na ordem de 10Hz e veja o resultado. P14 Utilize o gerador de freqncia no modo onda quadrada (utilize a sada nvel TTL) na freqncia de 4 kHz. Utilize o osciloscpio e mea as freqncias em Q 0 e Q1. Note que a ponta preta na massa e vermelha no pino CK. P15 Faa uso de mais dois blocos de FF conforme a configurao montada de forma a ter sadas Q1, Q2, Q3 e Q4. Mantenha o clock com o gerador de funes e avalie o resultado.

Registre sua observao.

P16 Agora inverta os clock, isto , faa Q ser o clock, ao invs do Q. O que acontece?

Registre suas concluses a respeito do FF tipo T.

P17 - Implemente um FF tipo D a partir do FF JK.

Observe e justifique a presena do inversor. Faa as marcaes da pinagem para facilitar as conexes no decorrer da montagem.

Varie as chaves D1 e D2. Varie as chaves e varie o cloque. Registre suas observaes....

QUESTES PARA REFLEXO Q1 Conceitue Flip-Flop. um dispositivo digital de memria que possui duas sadas Q e no Q, que esto sempre em estados opostos. Q2 Esboce um FF RS usando portas NOU.

Q3 Esboce um FF RS usando portas NE.

10

Q4 Esboce a representao de um FF RS em bloco.

flip-flop RS ativo em "1"

flip-flop RS ativo em "0"

Q5 O que diferencia um FF RS de um FF RS sncrono? Um flip-flop RS Sncrono depende da habilitao de suas entradas por um sinal de clock para que essas possam alterar o estado do mesmo.

Q6 Projete uma memria digital de 4 bits utilizando flip-flops RS sncrono. Q7 O que diferencia um FF JK de um FF RS? A diferena que o flip-flop J-K no possui a condio proibida, ou seja, J = K = 1. Nessa situao, a sada ser complementada (valor anterior ser invertido). No flip-flop RS se ambas as sadas, S e R estiverem 1, nenhum resultado particular observado (estado de instabilidade). O flip-flop JK constitudo a partir de flip-flops RS, o problema da instabilidade na sada resolvido.

Q8 Faa a representao em diagrama bloco de um FF JK!

11

Q9 Qual o nvel lgico que atua o Presset e o Clear de um FF JK incluso no CI 7476? Clear e Preset atuam em nvel lgico 0 no CI 7476.

Q10 Quais os pinos de alimentao do CI 7476? Pino 5 Vcc e pino 13 Gnd.

Q11 Qual a vantagem de um FF JK master-slave em relao ao FF JK de um nico estgio? A vantagem se da pelo fato JK master-slave, a sada muda de estado na descida do pulso de clock.

Q12 Utilizando portas lgicas implemente um FF RS sncrono!

Q13 Utilizando portas lgicas implemente um FF JK de um nico estgio! Q14 Utilizando portas lgicas implemente um FF JK master slave. Q15 Existe um CI equivalente ao CI 7476 na famlia CMOS, Famlia 40XX? Se positivo, descreva-o. Interpretando a sua TV, ou sua folha de dados. Q16 Faa a representao em diagrama bloco de um FF tipo T! Q17 Faa a representao em diagrama bloco de um FF tipo D para 4 bits! Q18 Cite aplicaes para o FF tipo T. Q19 O que voc entende por efeito debounce? Q20 Cite aplicaes para o FF tipo D. Q21 Esboce um circuito divisor de freqncia por 8. Q22 Como se implementa um circuito contador binrio utilizando o CI 7476? Q23 Como se implementa um circuito decontador binrio utilizando o CI 7476?

12

Q24 Esboce um circuito capaz de memorizar palavras de 4 bits utilizando o CI 7476.

CONCLUSO C1 Escreva um pargrafo inicial de concluso. Cn-1 Reescreva as concluses de cada objetivo que voc produziu nos procedimento. Cn Escreva um pargrafo de concluso final sobre a sua aprendizagem.

SUGESTES DE MELHORIA PARA FOLHA ROTEIRO DE EXPERINCIA

Apresente sua avaliao sobre esta folha, sugerindo melhorias para facilitar o entendimento deste roteiro de experimento.