Beruflich Dokumente
Kultur Dokumente
En el mercado podemos conseguir diferentes tipos de integrados con tecnologa TTL o CMOS con contadores de rizo internos. Uno de los ejemplos ms usados es el 74LS293. En la figura de abajo, se encuentra el diagrama interno del integrado. (Se toma por entendido que todas las entradas "J-K" estn en estado ALTO)
En este diagrama podemos observar una conexin muy parecida a la de la figura anterior, el integrado cuenta con cuatro FF tipo "JK", cada una de las salidas de los FF representa un BIT, desde Q0 (LSB), hasta Q3 (MSB). Cada uno de los FF cuenta con una entrada de reloj, pero en este caso, solamente dos son accesibles desde el exterior, la entrada del primer FF (CP 0), y la del segundo FF (CP 1), esta configuracin nos permite utilizar los ltimos tres FF como contador de tres bits y el primero por separado, o utilizar los cuatro bits para la cuenta. Todos los FF cuentan con una entrada de RESET, la cual se encuentra conectada a una compuerta NAND de dos entradas, las cules son accesibles desde el exterior (MR 1 y MR 2), de esta manera se puede logra el reset del contador desde dos puntos diferentes. Y SI NECESITRAMOS HACER UN CONTADOR QUE CUENTE 6 ESTADOS? Si necesitramos hacer un contador MOD 6. Cmo podramos lograr esto? Debido a la naturaleza de los nmeros binarios, no se puede lograr de manera "Comn" un nmero MOD que es diferente a los obtenidos por medio de la frmula anterior. En estos casos, lo que hacemos es crear un contador con el nmero MOD ms cercano hacia arriba, En este caso, el ms cercano es el MOD 8. Y hacer que el contador omita los estados que no son necesarios. Es decir:
La tabla nos muestra la cuenta mxima de un contador MOD 6, el cul sera el nmero 5 (101), por lo que necesitamos hacer que nuestro contador "recicle" su cuenta al pasar de este nmero al siguiente. En la siguiente figura, se representa el diagrama del contador que necesitamos.
El funcionamiento de este circuito es bsicamente el mismo que hemos visto hasta ahora, pero al agregar una compuerta NAND como control de las entradas de RESET, podemos hacer que nuestro contador se recicle al llegar al nmero que deseemos. Cada una de las entradas est conectada a la salida de un FF, dependiendo de cules BITS sea, la compuerta ordenar el RESET a todos los FF, enviando la cuenta a cero o "reciclndola". En este caso, una de las entradas de la compuerta NAND est conectada a la salida Q1 (Segundo BIT), y la otra a Q2 (Tercer BIT), por lo que solamente habr un pulso de RESET a la salida en la compuerta cuando sus dos entradas se encuentren en el estado
TENCOLOGA INDUSTRIAL II CURSO 11/12 SECUENCIALES Pgina 1
ALTO. Por lo que la compuerta actuar cuando est presente el nmero seis (110), enviando la cuenta nuevamente a cero (000). Al ser un contador de rizo, nuevamente nos topamos con el factor del retraso en la propagacin de la cuenta, ya que se necesita cierto tiempo para que la seal de salida de los contadores sea enviada al RESET de los FF, por un pequeo momento (tal vez no perceptible para nosotros), ser visible el nmero 6, e inmediatamente ser reciclado a cero. Este efecto es claramente visible si a nuestro contador le incorporamos un decodificador de Cdigo Binario a un display de 7 segmentos y ocupamos una frecuencia de reloj muy baja. El retraso en la propagacin de la cuenta es la causa principal por la que los contadores de rizo no son muy utilizados en sistemas de medicin de tiempo. Por ejemplo un reloj digital, ya que despus de cierto tiempo, el reloj quedar retrasado.
CONTADORES SNCRONOS
Como vimos anteriormente, los contadores de rizo no pueden ser utilizados para llevar cuentas precisas, cuando necesitamos la mayor precisin posible, se deben utilizar los Contadores Sncronos o "Paralelos". A diferencia de su contraparte el contador de rizo, el contador sncrono o "Paralelo" lleva una conexin un tanto diferentes sobre los FF, esto puede aumentar su complejidad, pero es la nica manera de obtener el menor retraso posible para operar de manera confiable y alcanzar mayores velocidades de conteo. En los contadores paralelos, todos los FF cambian al mismo tiempo, lo que reduce la propagacin a un solo valor (el tiempo que tarda en cambiar de estado un solo FF). La siguiente figura ilustra el circuito de un contador sncrono (Paralelo):
Funcionamiento del circuito contador sncrono Observemos por un momento la secuencia de conteo de este circuito:
Pgina 2
Tabla 1
Como podemos observar en la grfica anterior, el primer BIT siempre cambia de estado con cada pulso de reloj, el segundo cambia cada dos, el tercero cada cuatro, y el cuarto cada ocho. En los contadores asncronos, este efecto es automtico y no hay que preocuparse por l, pero en el caso de los contadores sncronos, tenemos que forzar a cada FF a complementarse de manera precisa y controlada Para que este cambio se lleve a cabo, se utilizan las dos compuertas, tomemos como ejemplo la compuerta de dos entradas, solamente cuando sus dos entradas se encuentren en el estado alto (BIT 1 = 1 y BIT 2 =1), la salida ser alta, y por lo tanto "J-K" del tercer FF tambin, al llegar el pulso del reloj, este podr complementarse. Y en el caso de la compuerta de tres entradas el caso es idntico, solamente cuando sus tres entradas sean altas, su salida ser alta, y el cuarto FF podr cambiar. En otras palabras, EL FF 1 se complementa sin ayuda alguna, ya que sus entradas "J-K" le permiten hacerlo libremente, el segundo FF depende de la salida del primero, el tercero depende de de los dos primeros, el cuarto de los tres primeros, y as sucesivamente si le seguimos colocando ms BITS (FF) al contador. Los cambios en las entradas de las compuertas suceden con cada pulso del reloj, de manera que mientras la transicin correcta llega, los FF que deban complementarse ya estn "preparados" y responden inmediatamente a la seal de reloj.
Pgina 3
CI 74LS193
La siguiente figura nos muestra el circuito integrado de la familia TTL 74LS193. Un contador sncrono MOD 16 pre-fijable y reset asncrono y con salidas de acarreo. En la siguiente tabla se describen los nombres de cada uno de los pines
Descripcin del funcionamiento de las entradas / salidas Entrada CPU: Esta entrada slo responder a las TP (Transiciones positivas) de la seal de reloj, se puede identificar claramente por la falta de un crculo o una lnea debajo del smbolo de la entrada. Y su propsito es el de enviar los pulsos de reloj para activar la cuenta Ascendente. Entrada CPD: Esta entrada slo responder a las TP (Transiciones positivas) de la seal de reloj, se puede identificar claramente por la falta de un crculo o una lnea debajo del smbolo de la entrada. Y su propsito es el de enviar los pulsos de reloj para activar la cuenta Descendente. Entrada PL: Esta entrada slo ser activa al estar en el estado BAJO, se puede identificar claramente por el pequeo crculo o una lnea debajo del smbolo de la entrada. Y su propsito es el de enviar los pulsos para activar la carga de un nmero paralelo pre-establecido. Entrada MR: Esta entrada slo ser activa al estar en el estado BAJO se puede identificar claramente por el pequeo crculo o una lnea debajo del smbolo de la entrada. Esta entrada es la encargada de activar el RESET general, enviando todas las salidas al estado BAJO, es decir, al nmero 0000. Entradas D0 - D3: Estas entradas slo sern activas al estar en el estado ALTO, se puede identificar claramente por la falta de un crculo o una lnea debajo del smbolo de la entrada. SU propsito es el de albergar el nmero binario paralelo que va a ser cargado al activar el pin PL. Salidas Q0 - Q3: Las cuatro salidas del contador, desde el LSB (Q0), hasta el MSB (Q3). Salida TCU: Esta salida enviar un pulso cada vez que el contador se recicle, en el modo de conteo ascendente. Salida TCD: Esta salida enviar un pulso cada vez que el contador se recicle, en el modo de conteo descendente.
Pgina 4