TEMA 4 - Sistemas Digitales

Informtica Bsica Tema 2: Representacin de la Informacin Fundamentos de los Computadores Tema 4: Sistemas Digitales
Ingeniera Multimedia
Curso 2012-13
1
ndice:
1. Circuitos Combinacionales
1.1 Definicin
1.2 Circuitos Aritmticos
1.3 Decodificadores
1.4 Codificadores
1.5 Multiplexores
1.6 Demultiplexor
2. Circuitos Secuenciales
2.1 Definicin
2.2 Biestables
2.3 Registros y Contadores

TEMA 4: Sistemas Digitales
Curso 2012-13
2
Bibliografa:

T.L.Floyd. Fundamentos de Sistemas Digitales.
o Cap. 6: Funciones de la Lgica Combinacional
o Cap. 8: Flip-Flops y Dispositivos Relacionados
o Cap. 9: Contadores
o Cap. 10: Registros de Desplazamiento
C.Blanco. Fundamentos de Electrnica Digital.
o Cap. 4: Circuitos Combinacionales.
o Cap. 6: Registros
o Cap. 7: Contadores
J.M Angulo y J. Garca. Sistemas Digitales y Tecnologa de
Computadores.
o Cap. 4: Anlisis y Diseo de Sistemas Combinacionales.
o Cap. 6: Elementos Aritmticos.

TEMA 4: Sistemas Digitales
Curso 2012-13
3
1.1 Definicin de Sistema Combinacional.
Es un conjunto de dispositivos lgicos en el que las salidas dependen
exclusivamente del valor existente en cada momento en las entradas.
Sistema
Combinacional
E(t)
S(t)
A todo sistema combinacional le corresponde una funcin lgica

Sistemas combinacionales integrados: En un Circuito Integrado se incluyen
uno o varios sistemas combinacionales.

Criterio de simplificacin: En un sistema combinacional se busca la menor
cantidad de puertas lgicas bsicas.
1. 1 Definicin de Sistema Combinacional
Curso 2012-13
4
Es un circuito combinacional capaz de sumar dos dgitos binarios,
proporcionando como salidas la suma y el posible acarreo
a b S C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

S ab ab a b
C ab
= + =
=
a
b
S
C
Si operamos la expresin de la suma:
( ) ( ) = = + = + S a b a b ab a b C
a
b
S
C
1/2 E
a
b
S
C
Bloque Funcional:
1.2. Circuitos Aritmticos
1.2. Circuitos Aritmticos. Semisumador
Curso 2012-13
5
Es un circuito combinacional capaz de sumar dos dgitos binarios junto con
el posible acarreo procedente de la etapa anterior y proporcionando como
salidas la suma y el acarreo producido
a b c S C'
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

a
b
c
S
C'
S abc abc abc abc a b c
C' ab ac bc
= + + + =
= + +
Sumador Completo
Curso 2012-13
6
Construccin mediante Semisumadores
1/2 E
1/2 E
c
b
a
S
C'
suma
acarreo
suma
acarreo
Bloque Funcional de un Sumador Completo de 1 Bit.
E
a
i

b
i

S
i

C
i
c
i-1

Sumador Completo
Curso 2012-13
7
Podemos construir sumadores del nmero de bits que necesitamos
simplemente encadenando sumadores completos de 1 bit
E
a
n-2
b
n-2

S
n-2

c
n-2

E
a
n-1
b
n-1

S
n-1

c
n-1

E
a
0
b
0

S
0

c
0

c
-1

c
n-3

Bloque funcional del sumador paralelo de n bits
E de n bits
a
n-1
b
n-1
a
0
b
0

S
n-1
S
n-2
S
0

Curso 2012-13
8
Su tabla de Verdad es:
b b
0 0 0
0 1 1
1 0 1
1 1 0

b ) r / s ( ' b =
E
a
2
b
2
S
2
c
2
E
a
3
b
3
S
3
c
3
c
1
E
a
0
b
0
S
0
c
0
E
a
1
b
1
S
1
c
-1
En Complemento a 2:
r / s
Sumador/Restador Binario
r / s
Curso 2012-13
9
Podemos definir al decodificador como un circuito combinacional que consta
de n entradas y 2
n
salidas como mximo. Este circuito pone a uno la salida
cuyo ndice coincide con la combinacin binaria presente en las entradas.
Un decodificador de 2 a 4 lneas presenta la siguiente tabla de verdad:
a b S
0
S
1
S
2
S
3
0 0 1 0 0 0
0 1 0 1 0 0
1 0 0 0 1 0
1 1 0 0 0 1

ab S
b a S
b a S
b a S
3
2
1
0
=
=
=
=
a
b
S0
S1
S2
S3
Decodificador
a b
S3 S2 S1 S0
Bloque Funcional:
1.3. Decodificador
1.3. Decodificador. Definicin
Curso 2012-13
10
Decodificador de 4 a 16 lneas mediante el uso de la entrada de habilitacin E
S7 S6 S5 S4
I1 I0
O3 O2 O1 O0
E
S11 S10 S9 S8
I1 I0
O3 O2 O1 O0
E
S15 S14 S13 S12
I1 I0
O3 O2 O1 O0
E
S3 S2 S1 S0
I1 I0
O3 O2 O1 O0
E
I1 I0
O3 O2 O1 O0
E
1
S7 S6 S5 S4
I1 I0
O3 O2 O1 O0
E
S7 S6 S5 S4
I1 I0
O3 O2 O1 O0
I1 I0
O3 O2 O1 O0
E
S11 S10 S9 S8
I1 I0
O3 O2 O1 O0
E
S11 S10 S9 S8
I1 I0
O3 O2 O1 O0
I1 I0
O3 O2 O1 O0
E
S15 S14 S13 S12
I1 I0
O3 O2 O1 O0
E
S15 S14 S13 S12
I1 I0
O3 O2 O1 O0
I1 I0
O3 O2 O1 O0
E
S3 S2 S1 S0
I1 I0
O3 O2 O1 O0
E
S3 S2 S1 S0
I1 I0
O3 O2 O1 O0
I1 I0
O3 O2 O1 O0
E
I1 I0
O3 O2 O1 O0
E
I1 I0
O3 O2 O1 O0
I1 I0
O3 O2 O1 O0
E
1
a b c d
1.3. Decodificador
Agrupacin de Decodificadores
Curso 2012-13
11
Podemos definir al Codificador como un circuito combinacional que consta
de 2
n
entradas y n salidas. Este circuito coloca en sus salidas la combinacin
binaria correspondiente al ndice de la entrada activada. Existen dos tipos: los
Codificadores Prioritarios y los No Prioritarios.
Un Codificador Decimal-BCD no prioritario tiene la siguiente tabla de
verdad:
8 9
4 5 6 7
2 3 6 7
1 3 5 7 9
D E E
C E E E E
B E E E E
A E E E E E
= +
= + + +
= + + +
= + + + +
E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 DCBA NA
1 0 0 0 0 0 0 0 0 0 0000 0
0 1 0 0 0 0 0 0 0 0 0001 0
0 0 1 0 0 0 0 0 0 0 0010 0
0 0 0 1 0 0 0 0 0 0 0011 0
0 0 0 0 1 0 0 0 0 0 0100 0
0 0 0 0 0 1 0 0 0 0 0101 0
0 0 0 0 0 0 1 0 0 0 0110 0
0 0 0 0 0 0 0 1 0 0 0111 0
0 0 0 0 0 0 0 0 1 0 1000 0
0 0 0 0 0 0 0 0 0 1 1001 0
0 0 0 0 0 0 0 0 0 0 0000 1

1.4. Codificador
1.4. Codificador. Definicin
Curso 2012-13
12
Esquema:
E1
E2
E3
E4
E5
E6
E7
E8
E9
A
B
C
D
Codificador
E9 E8 E7 E6 E5 E4 E3 E2 E1 E0
D C B A
Bloque funcional:
1.4. Codificador
Curso 2012-13
13
Podemos definir al Multiplexor como un circuito combinacional que consta de
2
n
entradas de datos, n entradas de seleccin y una salida. Este circuito coloca
en su salida el valor de la entrada cuyo ndice coincide con la combinacin
binaria presente en las entradas de seleccin.

Entradas
de datos
(2
n
)
Entradas de Seleccin (n)
Salida
MUX
1.5. Multiplexor o Selector de Datos
1.5. Multiplexor. Definicin
Curso 2012-13
14
Un multiplexor con dos entradas de seleccin y cuatro de informacin
presenta la siguiente tabla de verdad:
C1 C0 E3 E2 E1 E0 S
0 0 X X X 0 0
0 0 X X X 1 1
0 1 X X 0 X 0
0 1 X X 1 X 1
1 0 X 0 X X 0
1 0 X 1 X X 1
1 1
1 1
0
1
X
X
X
X
X
X
0
1

E3
C0
E1
E2
C1
E0
S
3 E 0 C 1 C 2 E 0 C 1 C 1 E 0 C 1 C 0 E 1 C 0 C S + + + =
Curso 2012-13
15
Podemos construir multiplexores mayores asociando otros de menos
entradas:
MUX

MUX

MUX

MUX

MUX

E3 E2 E1 E0 E11 E10 E9 E8 E7 E6 E5 E4 E15 E14 E13 E12
C1
C0
C3
C2
S
Asociacin de Multiplexores
Curso 2012-13
16
Puede utilizarse el multiplexor de n-entradas de seleccin como circuito para
implementar funciones lgicas de n+1 variables lgicas. La idea consiste en
asociar a las entradas de seleccin las variables lgicas exceptuando una de
ellas que se utiliza para configurar la entrada de datos.
Se construye una tabla de verdad organizada de la siguiente manera:
n variables de seleccin
1 variable de datos
0 1
0 0 0
0 0 1
1 1 1
2
n
selecciona entrada 0
n-1
Casos posibles para cada fila en la variable de datos:

Combinacin en la entrada i 0 0

Siempre 0 en E
i
variable_datos en E
i
variable_datos en E
i
Siempre 1 en E
i
Implementacin de Funciones
Curso 2012-13
17
Podemos definir al demultiplexor como un circuito combinacional que consta
de 1 entrada de datos, n entradas de seleccin y 2n salidas. Este circuito coloca
en la salida cuyo ndice coincide con la combinacin binaria presente en las
entradas de seleccin el valor de la entrada de datos.
S0 C0 C1E
S1 C1C0E
S2 C1C0E
S3 C1C0E
=
=
=
=
Demultiplexor de 1 a 4
E C1 C0 S3 S2 S1 S0
0 0 0 0 0 0 0
1 0 0 0 0 0 1
0 0 1 0 0 0 0
1 0 1 0 0 1 0
0 1 0 0 0 0 0
1 1 0 0 1 0 0
0 1 1 0 0 0 0
1 1 1 1 0 0 0

Por su comportamiento, los demultiplexores van incorporados en el mismo
circuito integrado de los decodificadores
1.6. Demultiplexor
1.6. Demultiplexor. Definicin
Curso 2012-13
18
2.1. Definicin de Sistema Secuencial.
Los sistemas secuenciales son aquellos cuya salida en un instante dado depende, no
slo de las entradas al sistema en ese instante, sino tambin de la evolucin o historia
anterior de las mismas, es decir de la secuencia de entradas a la que ha estado
sometido.
2.1. Definicin de Sistema Secuencial
CIRCUITO
COMBINACIONAL
DE SALIDA
CIRCUITO
COMBINACIONAL
DE ENTRADA
MEMORIA
E(t)
Q(t)
S(t)
( (
( (

= +A =
1 2
S(t) f E(t),Q(t) Q(t t) f E(t),Q(t)
Si suprimimos los circuitos combinacionales de entrada y salida nos queda un
circuito compuesto solamente por el elemento de memoria.
Curso 2012-13
19
Los biestables (flip-flops o bsculas) son circuitos lgicos, con dos estados estables,
capaces de permanecer indefinidamente en cualquiera de ellos, aun despus de
desaparecer la seal de entrada que provoc el paso al estado alcanzado.
Caracterstica principal: Realimentacin.

Clasificacin

Por su modo de funcionamiento hablaremos de:

Biestable RS
Biestable JK
Biestable D
2.2 Biestables. Definicin y Clasificacin
Curso 2012-13
20
Por su modo de activacin hablaremos de:
-
Biestables Asncronos (no existe seal de reloj)

Alto
Por Nivel
Bajo
Biestables Sncronos (con seal de reloj)
De Subida
Por Flanco
De Bajada
Curso 2012-13
21
2.2 Biestables. Biestable RS
2.2 Biestable RS. Biestable RS Asncrono
Posee dos entradas, llamadas R (Reset) y S (Set), y dos salidas complementarias, que
denominaremos Q y . Su modo de funcionamiento queda definido por la siguiente
tabla de verdad:
Q
R S Q(t) Q(t+1)
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 No permitida
1 1 1 No permitida
R S Q(t+1)
0 0 Q(t)
0 1 1
1 0 0
1 1 -
Tabla Resumen:
Curso 2012-13
22
Con esta tabla de verdad, el circuito que la implementa es el siguiente:
R
S
S
R
Q
Q
Q
Q
R
S
Q
Q
Con puertas NOR
Con puertas NAND
Bloque Funcional
Curso 2012-13
23
Diagramas Temporales (Cronogramas):
Biestable RS Asncrono con puertas NOR:
No vlida
S
R
Q
Q
Curso 2012-13
24
2.2 Biestable RS. Biestable RS Sncrono
En un biestable sncrono la salida solamente puede cambiar de estado cuando se
produzca el valor o cambio adecuado en la entrada de disparo, que denominaremos de
reloj (Clk).
En un biestable activo por nivel, la entrada de reloj acta como una entrada de
habilitacin.
R'
S'
Q
Q
R
Clk
S
R
S
Q
Q
Clk
R'
S'
Q
Q
R
Clk
S
R
S
Q
Q
Clk
Por nivel Bajo:
Por nivel Alto:
Curso 2012-13
25
Un biestable activo por flanco, solamente puede cambiar de estado si en su entrada de
reloj se produce la transicin adecuada: un cambio de Nivel BAJO a nivel ALTO, si es
activo por flanco de subida o bien un cambio de Nivel ALTO a Nivel BAJO si es activo
por flanco de bajada.
R'
S'
Q
Q
R
Clk
R
S
Q
Q
Clk
S
x
Por flanco de bajada:
R'
S'
Q
Q
R
Clk
R
S
Q
Q
Clk
S
x
Por flanco de subida:
Detector de transiciones
Curso 2012-13
26
Sncrono por
nivel alto: Qa
Sncrono por
nivel bajo: Qb
Por flanco de
subida: Qd
Por flanco
de bajada: Qc
Clk
S
R
Curso 2012-13
27
2.2 Biestable RS. Biestable RS Sncrono con entradas Asncronas
Las entradas asncronas fuerzan la salida del biestable a un estado particular,
independientemente del valor que coloquemos en las entradas S y R y de la entrada
de Reloj. La activacin de la entrada asncrona PRESET (P) fuerza la aparicin en la
salida de un Nivel ALTO. La activacin de la entrada CLEAR (C) fuerza la salida a
Nivel BAJO.
S
Clk
R
C
P
Q
Q
R
S
Q
Q
Clk
P
C
Biestable RS con entradas asncronas activas a NIVEL BAJO:
Curso 2012-13
28 28
2.2 Biestables. Biestable JK
2.2. Biestables. Biestable JK.
Posee dos entradas, llamadas J y K, y dos salidas complementarias, que
tabla de verdad. Siempre son activos por flanco.
Q
J K Q(t) Q(t+1)
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
J K Q(t+1) Accin
0 0 Q(t)
No cambia
0 1 0
Reset
1 0 1
Set
1 1
Basculacin
Tabla Resumen:
Q(t)
J
K
Q
Q
Clk
Bloque funcional:
Curso 2012-13
29
2.2 Biestables. Biestable D
2.2. Biestables. Biestable D.
Posee una entrada, llamada D (Data), y dos salidas complementarias, que
tabla de verdad.
Q
Tabla Resumen:
D Q
Q
Clk
J
K
Q
Q
Clk
Clk
D
D Q(t) Q(t+1)
0 0 0
0 1 0
1 0 1
1 1 1
D Q(t+1)
0 0
1 1
Curso 2012-13
30
2.3. Registros y Contadores. Definicin y Tipos de Registros
2.3 Registros. Definicin. Tipos
Un registro es un grupo de biestables interconectados entre si. Los clasificamos, segn
su funcin, en registros de almacenamiento y registros de desplazamiento.
La finalidad de un registro de almacenamiento es la de mantener temporalmente la
informacin para que pueda ser tratada. Todos los biestables que lo componen
comparten la misma seal de reloj.
D Q
Q
Clk
D Q
Q
Clk
D Q
Q
Clk
D Q
Q
Clk
Datos
Salidas
Clk
Curso 2012-13
31
2.3 Registros. Definicin. Tipos
Un registro de desplazamiento nos permitir almacenar y mover la informacin entre
las etapas que lo componen de una forma preestablecida y con una finalidad
especfica. As, hablaremos de registros de desplazamiento con entrada y salida serie,
con entrada serie y salida paralelo y de entrada paralelo y salida serie.
D Q
Q
Clk
D Q
Q
Clk
D Q
Q
Clk
D Q
Q
Clk
Entrada
salida
Registro de desplazamiento con entrada y salida serie
2.3. Registros y Contadores. Definicin y Tipos de Registros
Curso 2012-13
32
2.3. Registros y Contadores. Contadores Asncronos
2.3 Contadores. Definicin.
Un contador es un tipo de circuito secuencial que sigue una secuencia de estados
preestablecida ante la aplicacin de pulsos de reloj. Los dividiremos en contadores
sncronos y asncronos.

En un contador asncrono las entradas de reloj de los biestables que lo forman no
son comunes para todos ellos. Tambin se denominan contadores de rizado.
En un contador sncrono solo existe una nica entrada de reloj que activa
simultneamente todos los biestables que lo constituyen.

En general, construiremos un contador asncrono de n-bits conectando en cascada la
salida del biestable i (Q
i
) a la entrada del reloj del siguiente (Clk
i+1
)
Curso 2012-13
33
2.3 Contadores Asncronos.
Una aplicacin inmediata de los contadores asncronos es su empleo como divisores
de frecuencia. Con n biestables obtendremos una divisin de 2
n.
+Vcc
clk
Q
0

Q
1

J Q
CLK
K Q
J Q
CLK
K Q
+Vcc
clk
Q
0
Q
1
T
2T
4T
Curso 2012-13
34
2.3 Contadores Asncronos.
Con n biestables podremos tener hasta 2
n
estados distintos. A la cantidad de estados
que forman parte de la salida de un contador la denominaremos mdulo del
contador.
Para construir un contador de mdulo K (con K < 2
n
) haremos uso de las entradas
asncronas. Cuando lleguemos al valor lmite, lo reiniciaremos mediante las
entradas de Preset y Clear, segn sea el caso.
Ejemplo: Contador de dcadas (modulo 10):
J Q
CLK
K
Q
C
J Q
CLK
K
Q
C
J Q
CLK
K Q
C
J Q
CLK
K Q
C
+Vcc
clk
Q
3
Q
2

+Vcc
Q
1

+Vcc
+Vcc Q
0

TEMA 4 - Sistemas Digitales

Hochgeladen von

Dokumentinformationen

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

TEMA 4 - Sistemas Digitales

Hochgeladen von

Copyright:

Verfügbare Formate

Informtica Bsica Tema 2: Representacin de la Informacin Fundamentos de los Computadores Tema 4: Sistemas Digitales

Biestables Asncronos (no existe seal de reloj)

Das könnte Ihnen auch gefallen