A continuacin se presenta un resumen de los resultados obtenidos de los resultados de salida: Resultados de polarizacin de dc (para cada transistor):

VG

0 V, IDQ

VD 2.78 mA,

13.33 V VGSQ

VS

1.89 V

Parmetros de JFET (para cada transistor):

1.89 V

gm
Resultados de ac:

2.64 mS 1 gm 2.6 mS en el ejemplo 12.12 10 10

1 2

Av1 A v2 Vo

Vo1 Vi Vo Vo 1 3.226

6.323 3.226 10
1

10

6.3 1
2

6.2 en el ejemplo 12.12

6.323

10

5.1

322.6 mV 1 VL

310 mV en el ejemplo 12.12

La ganancia de voltaje de ac y el voltaje de salida de ac obtenidos en el ejemplo 12.1 y deter- minados mediante PSpice se comparan muy bien.

Programa 12.2: Amplificador BJT en cascada

El amplificador BJT en cascada de la figura 12.4 se dibuja en el esquema del Centro de Diseo de la figura 12.56. El esquema indica que se desplieguen las magnitudes de ac para la salida del colector de la primera etapa y la salida a travs de la carga RL. Los modelos de BJT se han editado de forma que slo se empleen el valor default de IS = 6.734E-15 y el valor deseado de BF = 200. El barrido de ac se establece para un punto de frecuencia en = 10 kHz.

Figura 12.56

Circuito del Centro de Diseo para analizar el amplificador BJT de dos etapas.

Algunos de los pasos para dibujar el circuito son: Seleccione VDC y establezca el nombre (NAME) en VCC y el valor (VALUE) en 20 V. Seleccione VSIN y establezca el nombre en Vi y el valor en 25 V. Coloque smbolos VPRINT1 en la salida del drenaje de la etapa 1 y en la salida de la carga, y configrelos para que desplieguen la magnitud de ac (establezca AC = ok y

150

Captulo 12

Configuraciones compuestas

MAG = ok).

151

Captulo 12

Configuraciones compuestas

Seleccione el BJT parte nmero Q2N3904 y establezca los valores de BJT como los que se utilizaron en la figura 12.4 (BF-200). Esto se realiza al seleccionar el dispositivo BJT, mediante Edit-Model-Edit Instance Model (Text), y al capturar el parmetro del disposi- tivo (BF[=Beta]). Para obtener los mismos resultados que los de la figura 12.4, elimine to- dos los dems parmetros del dispositivo BJT. Establezca todos los valores de resistores y de capacitores como se muestra en la figura 12.56. Utilice la configuracin del anlisis (Analysis Setup) para efectuar un barrido lineal en ac de Vi para un punto en = 10 kHz. Almacene el esquema. Ejecute el anlisis del circuito al presionar el botn de simular (Simulate). Revise la salida del anlisis (Analysis Output) para ver los resultados. En la figura 12.57 se muestra un archivo de salida editado. Observe que los dispositivos BJT tienen BF = 200 (como el de la figura 12.4). El valor de polarizacin de dc muestra que VB = 4.7004 V (= 4.7 V para la figura 12.4), VE = 3.993 V (= 4 V para la figura 12.4), VC = 11.245 V (= 11 V para la figura 12.4) e ICQ = 3.98 mA (en la figura 12.4 igual a 4 mA). El anlisis de ac muestra que la magnitud de voltaje de ac en la salida es de 7.031E-01 = 703.1 mV (para los resultados redondeados de la figura 12.2 es igual a 710 mV).
Figura 12.57 Listado de salida para el circuito de la figura 12.56 (editado).

Programa 12.3: Circuito Darlington

El circuito Darlington de la figura 12.11 se dibuja en el esquema del Centro de Diseo de la figura 12.58a. El modelo BJT ha sido editado para los valores del modelo del dispositivo de IS = 100E-18 y BF = 89.4. stos corresponden con el circuito de la figura 12.11. La configu- racin del anlisis proporciona un solo punto de ac en = 10 kHz. En la figura 12.58b se muestra el listado de salida resultante. Algunos de los pasos para dibujar el circuito son: Seleccione VDC y establezca el nombre (NAME) en VCC y el valor (VALUE) en 18 V. Seleccione VSIN y establezca el nombre en Vi y el valor en 100 mV. Coloque smbolos VPRINT1 en la salida de la carga, y configrelos para que desplieguen la magnitud de ac (establezca AC = ok y MAG = ok).

(a)
Figura 12.58 (a) Esquema del Centro de Diseo para el circuito Darlington; (b) listado de salida para el circuito del inciso (a) (editado).

(b)

Seleccione el BJT parte nmero Q2N3904 y establezca los valores de BJT como los utilizados en la figura 12.11 (BF = 89.4 e IS = 100E-18). Esto se realiza al seleccionar el dispositivo BJT, mediante Edit-Model-Edit-Instance Model (Text), y al capturar los dos parmetros del dispositivo (BF [=Beta] e IS). Para obtener los mismos resultados de la fi- gura 12.11, elimine todos los dems parmetros del dispositivo BJT. Establezca todos los valores de resistores y de capacitores como se muestra en la figura 12.58a. Utilice la configuracin del anlisis (Analysis Setup) para efectuar un barrido lineal en ac de Vi para un punto en = 10 kHz. Almacene el esquema. Ejecute el anlisis del circuito al presionar el botn de simular (Simulate). Revise la salida del anlisis (Analysis Output) para ver los resultados. En la figura 12.58b se muestra un archivo de salida editado. El valor de polarizacin de dc muestra que VE = 8.1391 V (= 8 V en el circuito de la figura 12.11) y VB = 9.5727 V (= 9.6 V en el circuito de la figura 12.11). Para una entrada de 100 mV a una frecuencia de 10 kHz, la salida resultante es 99.36 mV. A continuacin se presenta un resumen de los resultados obtenidos a partir de los resultados de salida: Polarizacin de dc:

VB1
Parmetros del transistor:

9.65 V

VE

8.06 V

Al proporcionar VBE (Darlington) = 1.59 V.

I B1 I B2

2.53 mA, IC 1 229 mA, IC 2

0.23 mA 1b1 20.4 mA 1b2

0.23 mA 2.53 mA 20.4 mA 229 mA

90.92 89.12

Para una beta de Darlington de

bD

b1b2

190.92189.12

8100

Resulta difcil hacer que el modelo de transistor de PSpice coincida exactamente con el mo- delo de transistor ideal de la figura 12.12. Observe que el resultado de PSpice proporciona

VBE 1

0.736 V,

VBE 2

0.852 V

mientras que el modelo utilizado en la figura 12.12 especifica que VBE(D) = 1.6 V (cerca del mismo que 0.736 V + 0.852 V). Operacin de ac: Para una entrada de Vi = 100 mV, la salida en el listado de PSpice es

Vo

9.93E-2

99.36 mV

Al proporcionar una ganancia de amplificador de

Av

Vo Vi

9.936

10

10

0.9936

mientras que los resultados del ejemplo 12.10 proporcionan Av = 0.998, lo cual es muy cercano.

Electronics Workbench
Este mismo circuito puede analizarse mediante Electronics Workbench. La figura 12.59 muestra un esquema creado por medio de EWB. Con el objetivo de efectuar una comparacin con el cir-

cuito PSpice de la figura 12.58a, el circuito de EWB tiene un voltmetro de dc colocado en la base del transistor de entrada (Q1), y otro voltmetro de dc colocado en el emisor del transistor de salida (Q2). La comparacin de los niveles de voltaje de dc se presenta a continuacin:

PSpice
VB VE
1 1

EWB
VB VE
1 1

9.5727 V 8.1391 V

9.617 V 7.793 V

La ligera diferencia en las respuestas es comprensible, si se considera que EWB emplea algu- nos parmetros de transistor diferentes a los de PSpice. Para la entrada de Vi = 100 mV a 10 kHz, el voltaje de salida de ac se ve como Vo (ac) = 99.36 mV, en la solucin tanto de EWB como de PSpice.

Figura 12.59

Circuito de la figura 12.58a analizado mediante el uso de EWB.

Programa 12.4: Circuito inversor CMOS

En el esquema del Centro de Diseo de la figura 12.60 se dibuja un circuito inversor CMOS. La entrada la proporciona una fuente de voltaje de pulso Vi, la cual vara entre 0 y 5 V.

Figura 12.60

Circuito inversor CMOS.

Algunos de los pasos para dibujar el circuito son: Seleccione VDC y establezca el nombre (NAME) en VDD y el valor (VALUE) en 5

V. Seleccione la fuente de voltaje de pulso, VPULSE y establezca el nombre (NAME) en Vi, V1 = 0 V, V2 = 5 V, PW = 1 ms y PER = 2 ms. Observe la figura 12.61.

Figura 12.61 Establecimiento de valores para la fuente VPULSE.

Seleccione el dispositivo pMOS IRF9140 y establezca Vto = 2 y KP = 20E6. Seleccione el dispositivo nMOS IRF150 y establezca Vto = 2 y KP = 20E6. Coloque el resistor R1 de 1Meg como carga de salida. Almacene el esquema. Ejecute el anlisis del circuito al presionar el botn Simulate. Revise la salida del anlisis para ver los resultados. En la figura 12.62 se presenta un archivo de salida editado.

Figura 12.62 Listado de salida para el inversor CMOS (editado).

Ejecute PROBE, seleccione y despliegue Vi, aada una segunda grfica, y seleccione y desplie- gue el voltaje a travs de R1. Las formas de onda resultantes se muestran en la figura 12.63.

Figura 12.63 Formas de onda de entrada y de salida.

Mathcad
La solucin de polarizacin de dc del ejemplo 12.11 y los clculos de ac para el mismo circui- to del ejemplo 12.12 se resuelven en el siguiente ejemplo de Mathcad. Mathcad proporciona al usuario la capacidad de capturar valores de circuito y de resolver las distintas ecuaciones de cir- cuito, al proporcionar el resultado de todas las corrientes, los voltajes y de otras impedancias y ganancias deseadas.

12.2 Conexin en cascada

1. Para el amplificador JFET en cascada de la figura 12.64, calcule las condiciones de polarizacin de dc para las dos etapas idnticas, mediante el empleo de JFETs con IDSS = 8 mA y VP = 4.5 V. 2. Para el amplificador JFET en cascada de la figura 12.64, mediante el empleo de JFETs idnticos con IDSS = 8 mA y VP = 4.5 V, calcule la ganancia de voltaje de cada etapa, la ganancia total del amplificador y el voltaje de salida, Vo. Problemas

PROBLEMAS

667