Beruflich Dokumente
Kultur Dokumente
AUTOR: OMAR MORALES FECHA: 03-01-08 1. SISTEMAS NUMRICOS Ejemplo: SISTEMA DECIMAL: Conteo de 0 a 9 (10 codigos). Base: 10 SISTEMA BINARIO: Conteo de 0 a 1 ( 2 codigos) Base: 2
Eje:
?__10
8, 4, 2, 1 1x1=1 2x0=0 4x0=0 8x1=8
0,125
0,5+0,125=0,625
0010
1101
1000
Respuesta0010110110002
512,256,128,64,32,16,8,4,2,1 Prueba
512 128 64 16 8________ 72810 Nota: No se tienen en cuenta los ceros de la izquierda. 1.7 CONVERSIN DE HEXADECIMAL A DECIMAL Eje: 1FC16 __?10 Otra forma rpida es colocar los pesos binarios hasta que sume el valor y luego colocar unos y ceros ?
2 256,16,1
16, 8, 4, 2, 1 1 1 0 1 12 1.4 CONVERSIN DE HEXADECIMAL A DECIMAL Eje: 2A516 ?___10 162, 161,160
256, 16, 1X5=5 16X10(A)=160 256X2=512 1
1X12(C)=12 16X15(F)=240 256X1=256 Resp: 50810 1.8 CONVERSIN DE BINARIO A HEXADECIMAL Binario ?16 Grupos de 4 y miro valores pesos binarios
8421 8421 8421
01 0100 10102 Resp: 14A16 1.9 NMEROS EN COMPLEMENTO A2 Lo nuevo es representar un nmero negativo 0=+ 1= +12410
=
67710 1.5 CONVERSIN DE DECIMAL A HEXADECIMAL Dividir por 16 Eje: 17510 ?__16
0 11111002
64,32,16,8,4,2,1
1.6 CONVERSIN DE HEXADECIMAL A BINARIO Los separo y pongo pesos binarios Eje: 2D816 ?2
2 8421
D 8421
8 8421
64 32 16 8 4____ 12410 11111002 Cambiarlo a Complemento A2 1) Invertir los ceros a unos y los unos a ceros 0000011 2) Sumarle 1 Parntesis: SUMA DE BINARIOS 0+0=0 0+1=1 1+0=1 1+1=0 y llevo 1, luego=10
0000011 + 1 Resp: 1 0000100 Resp: -12410 El uno de la izquierda es agregado por ser negativo. OTRO MTODO PARA PASAR A COMPLENTO A2: +12510 01111101 El cero de la izquierda es agregado por ser positivo. 1) De derecha a izquierda bajar el primer uno y luego invierto el resto
3)
2)
RESP: 10001100
15710 ?___BCD
8421 8421 8421
0001 0101 0111BCD RESP: 000101010111BCD Nota: Siempre se debe colocar todos los ceros a la izquierda. EJEMP: Con decimales 32,8410 3 2 . 8 8421 8421 . 8421 0011 0010 . 1000 RESP: 00110010.10000100BCD
4 8421 0100
1001
0101
RESP: 10010101XS3 10.11.2 CONVERSIN DE XS3 A DECIMAL 1100 1001XS3 ?___10 12 9 3 3 9 6 RESP: 9610
10.11 CODIGOS BINARIOS SIN PESO 10.11.1 CODIGO EXESO 3 (XS3) 6210 EN BCD 6 2
8421 8421
10.11.3 CONVERSIN DE XS3 A BCD Se debe pasar primero a decimal y luego a BCD 010 0111xs3 10 7 3- 3 7 4 7410 0111 0100BCD RESP: 01110100BCD 10.11.4. CONVERSIN DE XS3 A HEXADECIMAL Se pasa a decimal y luego a hexadecimal. 1010 0111xs3 10 7 3 - 3 7 4 7410 ?____HEX
0110 0010 Le sumo 3 a los dos 6 2 3+ 3+ 9 5 Otra forma: Es sumarle 3 en binario a lado y lado 0110 0010 0011+ 0011+
Otra forma: 74/16=4,625 0,625x16=10 RESP: 4 A16 RESTA DE BINARIOS 0-0=0 0-1=1 Y DEBE 1 1-0=1 1-1=0 10.11.5. CONVERSIN DE BINARIO A CODIGO GRAY Llevo el primer digito de la izquierda al otro lado, y as en adelante con los otros y luego los sumo, ojo en este mtodo no hay acarreo en la suma, lo que lleva se pierde.
2.
COMPUERTAS BSICAS
2.1 AND (TODO O NADA): Tambien llamada compuerta universal debido a que se puede construir cualquier compuerta a base de combinaciones de and.
EXPRESIN BOOLEANA: A*B=Y LEYES DEL ALGEBRA BOOLENA PARA LA AND A*0=0 A*1=A A*A=A A* A =0 2.2 COMPUERTA OR (CUALQUIERA O TODO)
_
R 3 1k
0
V1 5Vdc
Con un cero en una pata, y un tren en la otra la salida es idntica en fase a la seal de entrada.
O O D S O F F T IM E = .5 m D S T M 1 N T IM E = .5 m CLK ELAY = TA R TV AL = 0 PPVAL = 1 U 4A 1 R 2V 1k 2 7432 3
V
R 3 1k
EXPRESION BOOLEANA: A= A
_
ALGEBRA BOOLEANA: SI A=1 ENTONCES A =0 SI A=0 ENTONCES A =1 Cuando hay mas de un inversor se cancelan por pares. 2.4 COMPUERTA NAND
_ _
ANALOGA
0
R 3 1k
V
O O D S O
U 1A 1 2 7400
V
V1 5Vdc
R 1 1k
0 0
EXPRESIN BOOLEANA
________
A* B
__
=Y
A
__
A =1
NOTA: Con un 1 en una pata y en la otra un tren de pulsos, este se invierte 180 O en la salida.
ANALOGA
NOTA: Con un cero en una pata y un tren de pulsos en la otra, la seal se desfasa 180 O en la salida.
0
R 2 1k
O O D S O
U 1A 2 3 1 7402 R 1 1k
V
__
B + A *B = Y
EXPRESIN BOOLEANA
________
A+B
_
=Y
EXPRESIN BOOLEANA
________
A B =Y
PUERTAS USANDO
2.8 CONVERSIN DE INVERSORES. AND+NOT=NAND NAND+NOT=AND OR+NOT=NOR NOR+NOT=OR 2 NOT+AND=NOR 2 NOT+OR=NAND 2 NOT+NAND=OR 2 NOT+NOR=AND 2 NOT+AND+NOT=OR 2 NOT+OR+NOT=AND 2 NOT+NAND+NOT=NOR 2 NOT+NOR+NOT=NAND
10
0 0 1 1 1 1
1 1 0 0 1 1
0 1 0 1 0 1
0 0 0 0 0 1
2. miro donde hay unos en la salida en la tabla y expreso las entradas con operadores AND.
C* B * A C*B* A
3. Agruparlas con operador OR.
__
___
C * B * A + C* B* A = Y
4. Grafico. LEYES Y TEOREMAS DEL ALGEBRA BOOLEANA
__
__
2.8.3 DISEO POR EXPRESIONES MAXTERMS FORMA DE PRODUCTOS DE SUMAS. 1. Lo primero para disear es construir una tabla de verdad con salidas aleatorias. C 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 Y 1 1 1 1 0 1 1 0
2.8.2 PROCEDIMIENTOS DE SIMPLIFICACIN DE CIRCUITOS LGICOS COMBINACIONALES. DISEO POR FORMA DE MINTERMS SUMA DE PRODUCTOS DE LA EXPRESIN BOOLEANA. 1. Lo primero para disear es construir una tabla de verdad con salidas aleatorias. C 0 0 B 0 0 A 0 1 Y 0 1
2. Miro donde hay ceros en la salida y expreso las entradas con operador OR, e invierto las variables de las entradas.
C + B+ A
___
__
__
__
C+B+A
11
( C + B + A )*( C + B + A ) = Y 4. Grafico.
__
__
__
___
5. Enlazar con operadores OR los grupos obtenidos para formar la expresin simplificada de minterms. Eje: Karnaugh con dos variables por minterms ENTRADAS SALIDA A B Y 0 0 0 0 1 1 1 0 1 1 1 1 Tabla anterior con la salida Y arbitraria. 1. METODO DE MINTERMS
__
2.8.4 COMO PASAR DE UNA SITUACIN AND A UNA SITUACIN OR Y VICEVERSA. 1. cambiar todas las OR por AND y todas las AND por OR. 2. Complementar cada variable de forma individual (colocar una barra sobre cada variable). 3. Complementar toda la funcin (colocando una barra sobre la funcin completa). 4. Eliminar todos los grupos de dobles barras. Eje: Transformar de maxterms a minterms
A *B
__
A* B
A * B + A * B + A* B = Y
3. DIAGRAMA
__ __
___
__
B 1
( A+ B + C ) * ( A + B + C ) = Y
1__
__
__
__
___
A
A 1
A* B* C + A * B * C = Y
__ __
__
__
__
2-
A * B *C + A* B* C
=Y
34-
A * B * C * +A * B * C = Y
A*B*C+ A * B *C= Y
2.8.5 DIAGRAMAS DE KARNAUGH (Mejor forma de simplificar ctos lgicos). 1. Escribir una expresin booleana en forma de minterms a partir de una tabla de verdad. 2. Poner un 1 en el diagrama por cada grupo de variables enlazadas con operadores AND. (el nmero 1 de la columna y de la tabla de verdad ha de coincidir con el nmero de 1 del diagrama). 3. Agrupar en el diagrama los conjuntos adyacentes de dos, cuatro, u ocho unos. (Las agrupaciones pueden superponersen). 4. Eliminar la(s) variable(s) que aparezca(n) con su(s) complemento(s) en un lazo, y guardar la(s) restante(s).
1. METODO DE MINTERMS
A * B * C + A * B* C + A* B * C +
__
__
__
A* B * C + A* B* C = Y
__
__
__
2. GRAFICO
12
C
__
__
C 1
D + A* B * C = Y
EJEMPLOS DE COMBINACIONES 1
__
A* B A* B
A*B
__
__
__
1 1 1
A*
3. SIMPLIFICO:
C + A* B = Y
Eje: karnaugh con cuatro variables y por minterms ENTRADAS SALIDAS A B C D Y 0 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 Expresin no simplificada en forma de minterms:
__
__
1 1
1 1
A* B* C * D + A* B* C * D + A* B * C * D + A* B * C * D + A* B * C * D + A * B* C * D +
__ __ __ __ __ __
__
__
__
__
__
__
__
A * B* C * D + A * B * C* D + A * B * C * D = Y C*D
__
C* D C* D
__
__
__
__
C*D
A* B
__
1 1 1 1
1 1 1 1 1
__
A* B
A*B
__
A* B
13
0 0 0 0 0 0 1 1 1 1 1 1 1
0 0 1 1 1 1 0 0 0 0 1 1 1 1
1 1 0 0 1 1 0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1 0 1 0 1 0 1
( A+ B + C ) * ( A+ B + C ) * ( A + B + C ) = Y
__
__
__
__
A+B
A+ B
__ __ __ __
A+ B A+ B
1 1
se se se se se se
D * C* B* A = Y C*D
__
__
__
( B + C ) * ( A+ C ) = Y
DIAGRAMA EN VARIABLES MAXTERMS CON CUATRO
__ __
__
C* D C* D
__
__
__
C*D
C +D
A+B
C+D
__
C+ D C+ D
__
__
__
A* B
X X 1
X X X X
__
A* B
A*B
A+ B
__
__
A+ B
__
A* B
__
__
A+ B
3. TERMINOS IRRELEVANTES EN LOS DIAGRAMAS DE KARNAUGH Por ejemplo en una tabla de cuatro variables (16 combinaciones), y refirindose a utilizar cdigo BCD la cuenta es de 0 a 9 lo que significa que la cuenta es hasta 1001 y el resto de combinaciones no se usan y son irrelevantes. Si se asume que se necesita encender un led cuando la entrada sea 1001 el ejercicio sera. ENTRADAS SALIDAS A B C D Y 0 0 0 0 0 0 0 0 1 0
Simplificando: D*A=Y Notese que se colocan X en las combinaciones irrelevantes y que se siguen realizando grupos de dos, cuatro u ocho 1 y X adyacentes.
14
Niveles de los circuitos integrados: 0 lgico= (bajo) 1 lgico= (alto) Para familia TTL: La tensin de entrada, un bajo es desde GND hasta 0,8v y un alto va desde +2v hasta +5v En la salida dependiendo de la resistencia de carga un bajo TTL normalmente es de 0,1v pero tambin puede ser de 0,4v y un nivel alto es de 3,5v pero tambin puede ser de 2,4v. La salida ALTA, depende del valor de la resistencia de carga en la salida. A mayor corriente de carga, menor la tensin ALTA de salida. Para familia CMOS: Para la entrada un bajo va desde GND hasta 3v y un alto va desde 7v hasta 10v, en cambio una salida baja va desde GND hasta 0,05v y un alto va desde 9,95v hasta 10v.
Nota: si aparecen crculos en las patillas, significa activos con bajos. Y prima la entrada de mayor valor cuando hay varias activas. 4.1 EL DECODIFICADOR Se busca convertir el cdigo BCD a decimal. Es lo contrario al codificador. Se puede hacer con un 7442
U 1 15 14 13 V1 5Vdc 12 A B C D Y Y Y Y Y Y Y Y Y Y 0 1 2 3 4 5 6 7 8 9 1 2 3 4 5 6 7 9 10 11 R 3 R 4 R 5 1k R 6 1k R 7 1k R 8 1k R 9 1k R 10 1k R 11 1k R 1V 2 1k 1k 1k
V
7442A
4. EL CODIFICADOR Se busca convertir el cdigo decimal a cdigo BCD. Se puede hacer con un 74147 Se traduce del lenguaje de las personas a lenguaje mquina.
U 1 11 12 13 1 2 3 4 5 10 IN 1 IN 2 IN 3 IN 4 IN 5 IN 6 IN 7 IN 8 IN 9 7414 R 1 A B C D 7 9 7 6 14 R 2 1k R 3 1k R 4 1k 1k
V V V V
V1 5Vdc
4.2 DECODIFICACIN DE CDIGO BCD A CDIGO 7 SEGMENTOS (PARA VISUALIZAR NMEROS DECIMALES)
0 0
15
Tipos: Incandescente como una lmpara comn De tubo de descarga de gas De tubo fluorecente De cristal lquido LCD Visualizador comn de diodos emisores de luz NOTA: Un led soporta 1.7v, 20mA con una resistencia de 150 . Eje: decodificador 7447, 7448 4.3 DIVISIN DE LOS CIRCUITOS LGICOS: Circuitos lgicos combinacionales: compuertas. Circuitos lgicos secuenciales: ctos con flip flops y son importantes por su caracterstica de memoria. 4.4 FLIP FLOPS, CERROJOS MULTIBIBRADORES BIESTABLES BINARIOS: Se construyen a partir de compuertas por ejemplo con NAND, se interconectan para formar circuitos lgicos secuenciales que almacenan datos, generan tiempos, contos y secuencias. Multivibrador astable: Produce una serie contnua de pulsos de onda cuadrada y se usa como reloj digital.
Multivibrador monoestable: Un disparo, produce un solo pulso cuando es disparado por una fuente externa.
4.4.1 FLIP FLOP TIPO RS S= Set, listo para trabajar. R= Reset, Como una borrada Funcionamiento: O es un alto un bajo, nunca las dos a la vez. Los trenes de pulsos se miran de derecha a izquierda.
16
0 0 1 1
0 1 0 1
NO CAMBIA 0 1 1 1 0 1
TIPOS DE RELOJES (CLK) Transicin con nivel bajo, le hace caso al nivel bajo del tren de pulsos del reloj.
ENTRADAS S 0 0 1 1 R 0 1 0 1 Q
SALIDAS
___
1 1 1 0 0 1 NO CAMBIA Trabajo por transicin de nivel alto (sin la muesca y sin la burbuja).
Tambin es llamado cerrojo RS, set (disposicin) significa poner en la salida de Q un 1. Reset (reposicin) significa poner en la salida de Q a 0. Este RS es asincrono por que no tiene entrada de reloj. Cada FF. Es un dispositivo de memoria que contiene un solo bit como dato. 4.5 FLIP FLOP RS SINCRONO Posee una entrada de reloj Clock adicional que gobierna las entradas.
4.6 FLIP FLOP TIPO D Es llamado tambin flip flop de retardo, se utiliza en registros de corrimiento desplazamiento. El dato es
17
transferido o movido de la entrada a la salida durante la transicin del nivel de bajo a alto del pulso del reloj. Nunca hay condicin de prohibido ni de mantenimiento, slo habr en la salida SET RESET dependiendo del reloj pero este si se puede mantener cuando el reloj pasa a cero. La entrada est retardada por un por un pulso de reloj que activa la salida. Ejemplo del tipo D es el 7474.
Las entradas asncronas mandan sobre las otras entradas. Activan la salida de inmediato , se activan con un bajo, lo dems funciona como el tipo D y de transicin de bajo a alto del reloj. Analoga con un inversor y un RS.
MODO DE OPERACIN SET ASNCRONO RESET ASNCRONO PROHIBIDO SET RESET ENTRADAS ASINCRONAS SNCRONAS PR CLR CLK D SALIDAS Q
___
0 1 0 1 1
1 0 0 1 1
X X X
X X X 1 0
1 0 1 1 0
0 1 1 0 1
X: Irrelevante : Transicin de bajo a alto del reloj 4.8 FLIP FLOP TIPO JK Es tambin llamado el flip flop universal debido a que todos los tipos de flip flops se pueden construir a partir del JK.
DE
ENTRADAS
SALIDAS
CLK 0 0 1 1
K 0 1 0 1 0 1
Q
1 0
__
NO CAMBIA
CONMUTACIN
ESTADO OPUESTO
Gracias al JK se construyen los contadores ascendente y descendente, no existe el modo prohibido, en cambio existe modo conmutacin que
18
es el modo mas importante del JK debido a que se comporta como un interruptor on-off. UNIVERSALIDAD DEL JK:
ENTRADAS 5. LOS CONTADORES: Su finalidad es mantener una cuenta en binario. Modulo significa el numero de cuentas que puede contar con la fornula 2 n 1 Ejem: 2 4 1 = 15 donde n es el No. De flip flops utilizado y el modulo es de 16 combinaciones de contador de 4 bits. Se necesitan 7 flip-flops para contar hasta 126. Los flip-flops tambien se usan para dividir frecuencia de a cuerdo al # de flip- flops utilizado: 2(1), 4(2), 8(3),16(4). 5.1 contador de rizado o en serie de cuatro etapas:
PR
SALIDAS __ Q
SET ASINCRONO BORRADO ASNCRONO MODO PROHIBIDO MANTTO RESET SET MODO CONMUTACI N
0 1 0 1 1 1 1
1 0 0 1 1 1 1
X X X
X X X 0 0 1 1
X X X 0 1 0 1
1 0 1
NO CAMBIA
0 1 1
0 1
1 0
ESTADO OPUESTO
Se comienza por simular todas las salidas en ceros; con solo un 1 en la salida de cualquier Q, de ah en
19
CONTADORES DESCENDENTES
Es ms rpido, el anterior montaje es un mdulo 8 COMO MANIPULARLOS HASTA EL MDULO QUE QUERAMOS: La solucin es colocar una nand hasta la cuenta que vamos a resetear.
0
U 1A 2
R 3 1k U 2A 2 PR E 15
V
R 2 1k U 3A 15
V
R 1 1k
C LR
7476 3 3
7476 3
C LR
C LR
O O D S O
4 1 R 4V 1k 5Vdc V1 16
4 1 16
4 1 16
15
C LK K Q 14
C LK K Q 14
C LK K Q 14
7476
REGISTROS DE CORRIMIENTO Desplazan nmeros de izquierda a derecha y viceversa y tienen caractersticas de memoria. Clasificacin: Entrada serie, salida serie Entrada serie, salida paralelo Entrada paralelo, salida serie Entrada paralelo, salida paralelo 1. entrada serie salida paralelo:
0
3 7400
0
1 2
PR E
PR E
U 4A
PRE
PRE
PRE
D
V
PRE
CONTADOR DE DCADA
U 1A 5 6
2
V
R1 1k
U 2A 5 6
2
V
R2 1k
U 3A 5 6
2
V
R3 1k 2 3
U 4A Q 5 6
R4 1k
CLR
C LR
C LR
0
O F F T I M E = . 5 m SD S T M 1 O N T I M E = . 5 m S CLK D ELAY = S TA R TV AL = 0 OPPVAL = 1
7474 1 1
7474 1
7474 1
C LR
CLK Q
C LK Q
CLK Q
C LK Q
7474
CONTADORES DESCENDENTES
20
O O D S O O O D S O O O D S O
U 1A PR E PR E 4 1 16 15 R 2 1k
V
U 2A 4 1 16 15 4
V
U 3A PR E R 1 1k 2 R 3 J Q 15 1k Q 14
V
2 Q
C LK C LR K Q 14
C LK C LR K Q 14
1 16
C LK C LR K
7476 3 3
7476 3
7476
O O D S O
V1
21