Beruflich Dokumente
Kultur Dokumente
Amplificadores EC em Cascata
Relatrio referente a experincia realizada no laboratrio
COTUCA
Eletrnica Industrial
Introduo O transistor muito usado com amplificador de sinais AC, uma das limitaes nessas aplicaes so as distores no sinal de sada e o ganho (nvel de amplificao) limitado. Uma das alternativas para a distoro foi a insero de um resistor (resistncia linear) no coletor do transistor, esse resistor tende a possuir uma resistncia bem maior que a resistncia interna do transistor, que no linear, fazendo com que o comportamento seja mais linear. Essa linearizao faz com que o ganho do sistema diminua de forma significativa, ento uma das alternativas colocar um amplificador linearizado em srie com outro, obtendo um ganho total bem maior com poucas distores.
Na figura, calcule as tenses CC na base, emissor e coletor de cada estgio. Anlise CC Tenso na base (Vb) Vb= Vcc *
R2 R1 + R 2
Vb= 10 *
2k 2 10k + 2k 2
Vb=1,80V
Ie=
1,10 1068
Ie=1,03mA
Tenso no resistor de coletor (VRc) VRc=Ic*Rc Tenso de coletor (Vc) Vc=Vcc-VRc Vc=10-4,02 Vc=5,98V VRc=1,03mA * 3k9 VRc=4,02V
Re= 1,03mA
25mV
Re=24,27
Como os dois estgios apresentam os mesmos valores de polarizao, os resultados obtidos nos clculos anteriores equivalem para ambos os estgios. Tabela 1 Nveis CC Ambos os estgios Medido 1,81V 5,73V 1,19V
Os valores obtidos possuem pouca diferena, essa diferena provavelmente existe devido a falta de preciso dos componentes e instrumentos de medio e montagem do circuito no muito segura.
Anlise AC Impedncia de entrada (Zin) A impedncia de entrada de um amplificador determina a quantidade de corrente que o amplificador retira da fonte ca. Zin=R1 // R2 // (+1)(Re+re) =200 Zin=10k // 2k2 // (201*(24,27+68)) Zin=1.642 Zin=1k64 O valor obtido se refere a ambos os estgios. Impedncia de sada (Zout) Zout=Rc Zout=3k9 O valor obtido se refere a ambos os estgios. Ganho de tenso sem carga (A) O sinal de negativo na formula representa a defasagem de 180 que o circuito provoca no sinal de sada. A=Rc Re + re
A= 24,27 + 68
3k 9
A=-42.26
A tenso AC na entrada do primeiro estgio resultado de um divisor de tenso entre a resistncia de entrada e a impedncia de entrada. vent= Vac *
Zin(1) Zin(1) + Rin
vent= 20mV *
1k 64 2k 64
vent=12,42mV
A tenso de proveniente do primeiro estgio o produto da tenso de entrada (vent) com o ganho do amplificador (A) Avent=A * vent Avent=-42,26* 12,42mV Avent=-0,525V
Tenso AC na entrada do segundo estgio A tenso AC na entrada do segundo estgio resultado de um divisor de tenso entre a impedncia de sada do primeiro estgio e a impedncia de entrada do segundo estgio. vent2= Vout1 * vent2=-155mV A tenso de sada do segundo estgio o produto da tenso de entrada com o ganho. Avent2=A * vent2 Avent2=-42,26 * -155mV Avent2=6,55V
Zin (2) Zin( 2) + Zout (1)
vent2= 0,525 *
1k 64 1k 64 + 3k 9
Tenso AC na sada do segundo estgio A tenso na carga do amplificador resultado de um divisor de tenso entre a carga e a impedncia de sada(RC) do segundo estgio. vout2= Avent 2 *
RL RL + Zout ( 2)
vout2= 6,55 *
1k 2 1k 2 + 3k 9
vout2=1,545Vpp
Nveis de tenso AC
1 Estgio Base O nvel da tenso AC na base deve ser o da entrada do circuito vb=12,4mVpp Coletor O nvel de tenso AC no coletor do primeiro estgio corresponde ao nvel de sada do mesmo vc=-155mVpp Emissor Ao inserir o resistor de linearizao (re) no circuito, a tenso de entrada AC aparece no trecho de emissor, produzindo uma corrente AC de emissor. ie=
vent Re + re
12,42mV
ie=0,134mA ve=9,153mVpp
ve=ie*re
2 Estgio Base O nvel da tenso AC na base do segundo estgio tende a ser o mesmo da sada do primeiro estgio. vb=-155mVpp Coletor O nvel de tenso AC no coletor do segundo estgio corresponde ao nvel de sada do mesmo vc=1,545Vpp Emissor ie=
vent Re + re
155mV
ie=-1,67mA ve=-114mV
ve=ie*re
Base
Calculado 12,4mVpp
Coletor Emissor
150mVpp 7,5mVpp Tabela 2b Nveis AC 2 Estgio Medido 150mVpp 1,20Vpp(distorcido-ver foto 1) 140mVpp
155mVpp 9,153mVpp
A analise AC nos mostra resultados com uma diferena maior que na anlise CC, mas mesmo assim ainda apresentam coerncia. importante citar que existiram algumas problemas nas anlises do segundo estgio, os sinais de coletor e de emissor estavam distorcidos, a distoro pode ter sido causada pela m polarizao dos transistores e a no linearidade dos mesmos. Foto 1 Sinal de coletor do segundo estgio (sada), note que o sinal possui uma distoro na parte positiva (superior).
re=917,64
4,88
Vcc RC + RE + re
Vce+(re*Icq)
4,88+(914,64*1,03mA)=5,82
Como visto no traado da reta de carga do circuito em questo, o sinal de sada de 1,54Vpp no deveria apresentar distoro ou corte. Uma hiptese para a distoro encontrada a no linearidade do transistor.
Remoo do capacitor de acoplamento entre os estgios Ao retirar o capacitor de acoplamento entre o primeiro e o segundo estgio, o sinal no coletor do transistor do primeiro estgio aumenta de forma significativa. O aumento produto da no existncia de carga para o primeiro estgio, ou seja, o segundo estgio visto como uma carga para o primeiro, ao retirarmos o elo entre os dois, o primeiro estgio no tem mais carga, ou seja, sua impedncia de sada maior. Uma impedncia de sada maior implica no aumento do ganho e consequentemente no aumento da tenso de sada, que medida no coletor. A=
RC // RL re + Re
Remoo do capacitor de acoplamento entre segundo estgio e a carga A explicao a mesma do caso anterior.
Concluso Os amplificadores em cascata (com mais de um estgio) possui a vantagem de oferecer grande amplificao com reduo na distoro, se compararmos ganho igual em um amplificador simples. Mas existem tambm desvantagens, creio que uma delas a construo do circuito de polarizao, que deve ser mais complexo, quando feito para obter o mximo de aproveitamento do sistema.
Referncias Livro Eletrnica , Malvino - 1 e 2 edies Internet rea de algum na Web http://www.demic.fee.unicamp.br/~elnatan/ee640/ O endereo acima leva a um disco virtual contendo arquivos de aulas e provas de eletrnica.