Sie sind auf Seite 1von 15

DIPOSITIVOS LGICOS PROGRAMABLES.

Un poco de Historia Dispositivos Lgicos Programables (PLDs) Los Dispositivos Logicos Programables (PLDs) fueron introducidos a mediados de los 70s. La idea era construir circuitos lgicos combinacionales que fueran programables. Al contrario de los microcontroladores, que pueden correr un programa y poseen un hardware fijo los PLDs permiten la modificacin a nivel de hardware. En otras palabras, un PLD es un chip multi propsito cuyo hardware se puede re configurar para realizar tareas particulares. El primer PLD fue llamado PAL (Programmable Array Logic). Los PAL solo utilizan compuertas lgicas (sin Flip-Flops), por lo que solo permiten la implementacin de circuitos combinacionales. Para superar esta limitacin luego fueron creados los registered PLDs los cuales incluyen Flip-Flops en cada salida del circuito. Con estos dispositivos es posible implementar funciones secuenciales simples. A comienzos de los 80s, se fueron agregando circuitos lgicos adicionales a las salidas de los PLDs. La nueva celda de salida, llamada Macrocell, contiene (a parte de Flip-Flops) puertas lgicas y multiplexores. La celda en si es programable, permitiendo varios modos de operacin. Adicionalmente provee una seal de retorno o feedback desde la salida del circuito al arreglo programable, lo que le da una mayor flexibilidad. Esta nueva estructura fue llamada generic PAL (GAL). Todos estos chips (PAL, PLA, registered PLD, GAL/PALCE) son conocidos en conjunto como SPLDs (Simple PLDs). La GAL/PALCE es la nica que aun se fabrica en chips independientes. Luego de esto se fabricaron chips con muchas GAL en su interior utilizando una arquitectura mucho ms sofisticada, mejor tecnologa y muchas otras caractersticas adicionales como soporte para JTAG. Estas estructuras son conocidas como CPLD (Complex PLD). Los CPLD son bastante populares por su alta densidad de puertas, alto performance y bajo costo. Finalmente a mediados de los 80s fueron introducidas las FPGA, las cuales difieren de los CPLD en su arquitectura, tecnologa y costos. Estos dispositivos fueron creados principalmente para la implementacin de circuitos de alto rendimiento. Todos los PLDs son no voltiles. Pueden ser OTP (one time programmable) en cuyo caso son utilizados fusibles o anti fusibles o pueden ser re programables, con EEPROM o memoria FLASH. Las FPGAs por otro lado son la mayora voltiles puesto que utilizan SRAM para almacenar las conexiones en estos casos generalmente se utiliza un ROM externa para almacenar la configuracin inicial al momento del encendido. QUE ES UN PLD? Las iniciales PLD vienen del ingls Programmable Logic Device, que traducido a nuestro idioma significa Dispositivo Lgico Programable y son circuitos integrados que ofrecen a los diseadores en un solo chip, un arreglo de compuertas lgicas y flip-flops, que pueden ser programados por el usuario para implementar funciones lgicas; y as, una manera ms sencilla de reemplazar varios circuitos integrados estndares o de funciones fijas. Las ventajas que trae con respecto a los circuitos integrados de funciones fijas (series 74XX y 40XX) son variadas, entre ellas las que considero ms importantes son: - Los PLDs representan menor costo para los fabricantes. - Pueden reemplazar funciones de otros dispositivos lgicos. - Reduccin de espacio en las tarjetas de circuito impreso. - Simplificacin del alambrado entre unos chips y otros. - Disminucin en los requerimientos de potencia (por consiguiente menor consumo de energa) - Realizacin de aplicaciones especiales no encontradas en circuitos integrados de funciones fijas. - Puede reflejarse menor costo para el usuario al ver las ventajas de tener menor cantidad de circuitos integrados; por consiguiente, procesos de ensamblado ms rpidos, menor probabilidad de que puedan ocurrir fallas, as como menores procedimientos en la deteccin de fallas cuando estas se presenten.

Un PLD tpico est compuesto de arreglos de compuertas lgicas, uno de ellos a base de compuertas AND al que se le denomina Plano AND y el otro de compuertas OR, denominado Plano OR; estos pueden ser programables y dependiendo del plano o los planos que lo sean, ser la clasificacin que reciba el PLD. Las variables de entrada (que vienen de las terminales externas del dispositivo ) tienen interconexiones hacia uno de los planos, a travs de compuertas con salidas complementarias ( es decir con una salida inversora y una no-inversora ); y salidas de los planos, conectadas a las terminales externas del dispositivo, por elementos lgicos como pueden ser: inversores, compuertas OR y flip-flops; adems, en algunos casos existe retroalimentacin de las salidas hacia uno de los planos, para tomarlas como entradas nuevamente ( aplicacin utilizada frecuentemente en el caso de lgica secuencial ). La programacin se lleva acabo por medio de conexiones fusibles; de tal forma que en una compuerta OR, una entrada con conexin fusible Fundida o Quemada ( fusible abierto ) funcione como un cero lgico y una conexin intacta como el valor de la(s) variable(s) de entrada. Un ejemplo de un PLD sencillo se muestra a continuacin: Se tienen dos variables de entrada, etiquetadas como A y B, en donde cada una se conecta a dos compuertas, a un inversor y a un no-inversor, las salidas de dichas compuertas van directamente conectadas al Plano AND y las salidas de las compuertas del Plano AND, van conectadas a las entradas de las del Plano OR y las salidas de este plano, hacia las terminales externas del dispositivo como se muestra en la figura siguiente.

Sin quemar ningn fusible la salida de cada compuerta OR es igual a 1. Demostracin:

Las salidas S1, S2, S3 y S4 se pueden programar en forma individual para lograr cualquier funcin posible con solo Quemar los fusibles. Por ejemplo para obtener la operacin de una compuerta NOR-Exclusiva en la salida S1, se necesitan quemar los fusibles 2 y 3. Recordando que en este ejemplo un fusible quemado es igual a un cero lgico.

SIMBOLOGIA ADOPTADA EN LOS PLDs Como se pudo apreciar en la figura anterior solo se tienen dos variables de entrada, habra que imaginar cuan grande sera uno de cuatro, seis u ocho variables; para ver que ya es bastante complejo para poder representarlo. Afortunadamente los fabricantes han adoptado una simbologa simplificada; para poder as, describir la circuitera interna del dispositivo. Los fabricantes han sustituido el smbolo del inversor y del no-inversor en uno solo; pero, con dos salidas complementadas. Han simplificado las lneas de entrada a una compuerta AND u OR, por medio de una sola lnea. Las conexiones entre compuertas se representan mediante una X o un punto. Las X se encuentran en el Plano programable y describen una conexin fusible intacta. En el Plano fijo, un punto representa una conexin fija y que por supuesto, ya no puede cambiarse. La ausencia de estos dos smbolos en un cruce de lneas significa que no existe conexin entre ellas. Ejemplo:

CLASIFICACION ENTRE ARQUITECTURAS DE LOS PLDs La clasificacin de los PLDs, como se mencion anteriormente, depender bsicamente del plano o los planos que sean programables. La clasificacin se hace en tres grupos:

Mask Read-Only Memory (Memoria de Mscara Programable de Solo Lectura), Dispositivo programado solamente por el fabricante y como se muestra en el esquema anterior este se subdivide en tres partes que son:

Programmable Read-Only Memory (Memoria Programable de Solo Lectura), Dispositivo programado por el usuario y no borrable o reprogramable. Erasable Programmable Read-Only Memory (Memoria Programable y Borrable de Solo Lectura); este tipo de Memorias se borran Mediante Luz ultravioleta; con la ventaja de que puede ser programada por el usuario. Electrically Erasable Programmable Read-Only Memory (Memoria Programable y Borrable Elctricamente de Solo Lectura); al igual que la anterior est puede ser programada por el usuario. Y pueden ser utilizados como PLDs, debido a que las entradas de direccionamiento pueden ser manejadas como variables de entrada en las ecuaciones y las salidas de la memoria, como salidas de las mismas. El nmero de productos es igual a: Donde: n es igual al nmero de variables de Entrada. S es la cantidad de funciones de Salida. C es la capacidad de la memoria en bits. De tal forma que, para una ecuacin de cuatro variables de entrada y cuatro funciones distintas de salida ser necesario una memoria de:

En caso de que fuera una de ocho variables de entrada y de cuatro funciones de salida sera necesario una memoria de:

Y en caso de que fuese necesario manejar doce entradas y ocho salidas se necesitara una memoria de:

Desgraciadamente estas se vuelven imprcticas cuando se contemplan grandes nmeros de entradas, debido a que por cada variable que se anexe, el arreglo de fusibles se duplica. Muchas aplicaciones requerirn de un nmero mayor de entradas, pero no tendrn la flexibilidad que puede ofrecer una PROM como decodificador completo. Desde el punto de vista del fabricante usar una PROM como PLD representa un uso ineficiente del silicio y por lo tanto se incrementa su costo. EN ESTE TIPO DE PLDS EL PLANO AND ES FIJO Y EL OR ES PROGRAMABLE.

Programmable Logic Array (Arreglo Lgico Programable ), este tipo de dispositivos resuelve el problema de las PROM; debido a que, tiene tanto el plano AND como el OR programables. De forma que solo se seleccionan los productos de trminos necesarios para las diferentes aplicaciones; esto hace mucho ms eficiente la matriz programable y al dispositivo ms verstil. A este tipo de dispositivos, tambin se les conoce como Field Programmable Logic Array (Arreglos Lgicos Programables de Campo). Los FPLA o PLA aceptan ms variables de entrada con mucho menor producto de trminos que 2n. Estos PLDs incluyen adems la capacidad de programar la polaridad de salida, lo que permite trabajar con maxtrminos si se requieren; esto se logra a travs de una OR Exclusiva.

Un FPLA es el TIFPLA840 de Texas Instruments, el cual es especificado como un FPLA de 14 x 32 x 6. Es decir que, tiene 14 variables como entradas, 32 compuertas AND para generar los productos lgicos de las variables, y 6 compuertas OR que pueden formar cualquier combinacin de las salidas de las compuertas AND. Un ejemplo ms es la serie MAPL Multiple Array Programmable Logic (Lgica Programable en Arreglo Mltiple), de National Semiconductor; que no son, ms que arreglos de FPLAS como son: El MAPL128 y el MAPL144, algunos incluyen un arreglo PAL; como lo es el MAPL244. No obstante, los fusibles adicionales (debido a que hay dos planos programables), agregan un retardo mayor que los de un solo plano programable y una circuitera ms compleja y al mismo tiempo la programacin se vuelve ms elaborada. Debido a la tecnologa que utilizan tambin aumenta su costo.

Programmable Array Logic (Lgica en un Arreglo Programable), la arquitectura de ste PLD esta compuesta por un Plano AND programable y el Plano OR fijo. Este dispositivo es el intermedio entre una PROM y un PLA; debido a que, por cada entrada que se agregue no ser necesario duplicar la cantidad de fusibles y el tener un plano fijo conduce a un menor retardo en la circuitera interna. Tambin incluye la capacidad de programar la polaridad de salida. Este PLD puede incluir una serie de componentes a la salida del plano OR, como pueden ser: Inversores y Flip-Flops, que permitirn hacer del dispositivo, un PLD verstil. Existen dos tipos de PALs, uno de los cuales puede ser programado solamente una vez, por ejemplo: El PAL16R8 el cual es un dispositivo de 16 posibles entradas y con 8 salidas; todas con Flip-Flops. El otro PAL mejor conocido como GAL de Generic Array Logic (Lgica en Arreglo Genrico), combina las caractersticas de un PAL; pero adems, agrega tecnologa especial paraser borrado y programado elctricamente. Este dispositivo que es el que nos ocupa, ser descrito y analizado detalladamente en las pginas subsecuentes. DIFERENCIA ENTRE LAS ARQUITECTURAS DE LOS PLDs

DIFERENCIA ENTRE LAS ARQUITECTURAS DE LOS PLDs

CLASES DE DISPOSITIVOS LGICOS PROGRAMABLES. Circuitos integrados a medida. Los Circuitos Integrados a Medida (Full Custom), se disean a peticin de un cliente para que resuelvan una determinada aplicacin. Conllevan un alto coste de desarrollo y su empleo slo se justifica para volmenes de produccin muy elevados. El tiempo necesario para la construccin de un CI a medida es considerable ya que puede oscilar de unos meses a unos aos. Matrices de puertas. Las Matrices de puertas (Gate Arrays) son pequeos trozos de silicio pendientes de algn proceso de metalizacin que defina las conexiones entre un importante nmero de puertas o transistores que poseen en su interior. Las matrices de puertas proporcionan densidades superiores a las 100.000 puertas, con un aprovechamiento del 80 al 90 por 100 para los dispositivos pequeos y del 40 por

100 para los grandes. Los fabricantes de silicio ponen a disposicin de sus potenciales clientes abundante documentacin sobre estos Gate Arrays, con una serie de macros que pueden utilizar de forma inmediata y otras que pueden construirse ellos mismos. Los macros son agrupaciones de un nmero de clulas bsicas que realizan funciones comunes como; sumadores; puertas NOT, AND, NAND, NOR XOR, etc.; latches y flipflops SR, JK, D; buffer; osciladores; registros, decodificadores, multiplexores, etc. Junto a esta documentacin, los fabricantes aportan un software que contabiliza el nmero de clulas bsicas utilizadas por todas las macros, sugiere el Gate Array adecuado para la aplicacin, calcula la potencia disipada por el Gate Array que alojar el diseo del cliente, proporciona informacin sobre los tiempos de propagacin de las seales y permite verificar el funcionamiento del circuito. Una vez superadas todas las etapas previas, el cliente enva la documentacin generada al fabricante para que ste ultime los procesos de metalizacin y fabrique un primer prototipo. El diseo con Gate Arrays puede durar semanas o meses. Requiere un volumen alto de circuitos para justificar sus costes. Clulas normalizadas. Las clulas normalizadas (Standard Cell) son, en cierta forma, similares a las matrices de puertas. Su principal ventaja sobre ellas es que en lugar de trabajar con simples puertas o transistores, se dispone de colecciones de diferentes partes de circuitos que han sido depurados (puertas lgicas, circuitos MSI, RAM estticas, ficheros de registro, etctera). El usuario tiene que ensamblar estos circuitos, verificarlos y finalmente enviar documentacin al fabricante de silicio para el desarrollo del primer prototipo. A pesar del concepto de clula normalizada, los perodos y los costes de desarrollo son superiores a los de las matrices de puertas. En las matrices de puertas slo hay que realizar la mscara final que define las conexiones entre las puertas, mientras que en las clulas normalizadas, hay que realizar mscaras para todos los procesos de produccin de los CI. Una vez ms, el volumen de fabricacin deber ser los suficientemente alto como para amortizar la inversin econmica realizada en el desarrollo. FPICs. Los FPICs (Field Programmable Integrated Circuits): son chips programables por el usuario mediante programadores comerciales. El trmino FPIC tambin incluye a los CI no destinados a las aplicaciones lgicas. Son las memorias, los microcontroladores, los PLD (Programmable Logic Device), las FPGA (Field Programmable Gate Array) y los ASPLD (Aplication Specific Programmable Logic Devices). Los FPIC ofrecen soluciones de bajo coste, de tiempo de desarrollo corto y con

menor riesgo que los circuitos a medida, las matrices de puertas y las clulas normalizadas PLDs. Los PLDs (Programmable Logic Devices) son pequeas ASICs configurables por el usuario capaces de realizar una determinada funcin lgica. La mayora de los PLD consisten en una matriz de puertas AND seguida de otra matriz de puertas OR. Mediante esta estructura, puede realizarse cualquier funcin como suma de trminos productos. Aunque las memorias PROM, EPROM y EEPROM son PLDs, muchas veces se las excluye de esta denominacin debido a que su contenido se define utilizando elementos de desarrollo propios de microprocesadores, tales como; ensambladores, emuladores y lenguajes de programacin de alto nivel. Otras veces, cuando estas memorias se usan para realizar una funcin lgica y no para guardar un programa de un microprocesador, se las incluye dentro del trmino PLD. ASPLDs. Los ASPLDs (Application Specific Programmable Logic Devices) son PLDs diseados para realizar funciones especificas como, decodificadores de alta velocidad, secuenciadores, interfaces para buses particulares, perifricos programables para microprocesadores, etc. Partes del ASPLD son programables permitiendo la adaptacin del circuito a una aplicacin determinada, pero manteniendo su funcin bsica; as, por ejemplo, un decodificador lo personaliza el usuario, pero sigue siendo un decodificador. Estos circuitos estn muy optimizados para la funcin para la que han sido diseados. Los decodificadores slo tienen un trmino producto, carecen de puertas OR y resultan porconsiguiente muy rpidos; por otro lado, los circuitos de interface para buses normalmente tienen un FanOut elevado. FPGAs. Las FPGAs (Field Programmable Gate Arrays) contienen bloques lgicos relativamente independientes entre s, con una complejidad similar a un PLD de tamao medio. Estos bloques lgicos pueden interconectarse, mediante conexiones programables, para formar circuitos mayores. Existen FPGAs que utilizan pocos bloques grandes (Pluslogic, Altera y AMD) y otras que utilizan muchos bloques pequeos (Xilinx, AT&T, Plessey, Actel). A diferencia de los plds, no utilizan arquitectura de matriz de puertas AND seguida de la matriz de puertas OR y necesitan un proceso adicional de ruteado del que se encarga un software especializado. La primera FPGA la introdujo Xilinx en el ao 1985. La programacin de las FPGAs de Xilinx basadas en RAM esttica es diferente a la programacin de los PLDs. Cada vez que se aplica la tensin de alimentacin, se reprograma con la informacin que

lee desde una PROM de configuracin externa a la FPGA. Una FPGA basada en SRAM (RAM esttica) admite un nmero ilimitado de reprogramaciones sin necesidad de borrados previos. En general la complejidad de una FPGA es muy superior a la de un PLD. Los PLD tienen entre 100 y 2000 puertas, las FPGAs tienen desde 1200 a 20.000 puertas y la tendencia es hacia un rpido incremento en la densidad de puertas. El nmero de flipflops de las FPGA generalmente supera al de los PLD. Sin embargo, la capacidad de la FPGA para realizar lgica con las entradas suele ser inferior a la de los PLD. Por ello: "los diseos que precisan lgica realizada con muchas patillas de entrada y con pocos flipflops, pueden realizarse fcilmente en unos pocos PLDs, mientras que en los diseos en los que intervienen muchos registros y no se necesita generar combinaciones con un elevado nmero de entradas, las FPGAs pueden ser la solucin ptima". CARACTERSTICAS DEL DISEO CON PLDs Los PLDs estn situados en una zona intermedia entre los dispositivos a medida y la lgica de catlogo formada por los CI de funcin fija. Tienen casi todas las ventajas de los ASICs sin estar penalizados por un costo elevado para pequeas series. Adems el ciclo de diseo con PLDs es mucho ms rpido que los de las matrices de puertas o las clulas normalizadas. En determinadas aplicaciones, un PLD puede sustituir desde unos pocos hasta unas decenas de CI de funcin fija, mientras que los grandes ASICs pueden sustituir a cientos e incluso miles de CI. En ocasiones, los PLD se utilizan para realizar prototipos que posteriormente se llevarn a un ASIC ms complejo. El trabajo con PLDs proporciona: facilidad de diseo, prestaciones, fiabilidad, economa y seguridad. Facilidad de diseo Las herramientas de soporte al diseo con PLDs facilitan enormemente este proceso. Las hojas de codificacin que se utilizaban en 1975 han dejado paso a los ensambladores y compiladores de lgica programable (PALASM, AMAZE, ABEL, CUPL, OrCAD/PLD, etc.). Estas nuevas herramientas permiten expresar la lgica de los circuitos utilizando formas variadas de entrada tales como; ecuaciones, tablas de verdad, procedimientos para mquinas de estados, esquemas, etc. La simulacin digital posibilita la depuracin de los diseos antes de la programacin de los dispositivos. Todo el equipo de diseo se reduce a un software de bajo coste que corre en un PC, y a un programador. Prestaciones. Los PLDs TTL que hay en el mercado tienen tiempos de conmutacin tan rpidos como los circuitos integrados de funcin fija ms veloces. Los PLDs ECL son todava ms rpidos. Sin embargo, el incremento de velocidad obtenido con los dispositivos CMOS, que ya han igualado o superado en prestaciones a los dispositivos TTL, est provocando el abandono de la tecnologa bipolar por parte de los fabricantes. En

cuanto al consumo de potencia, los PLDs generalmente consumen menos que el conjunto de chips a los que reemplazan. Fiabilidad. Cuanto ms complejo es un circuito, ms probabilidades hay de que alguna de sus partes falle. Puesto que los PLDs reducen el nmero de chips en los sistemas, la probabilidad de un fallo disminuye. Los circuitos impresos con menor densidad de CI son ms fciles de construir y ms fiables. Las fuentes de ruido tambin se reducen. Economa. En este apartado, hay aspectos que resultan difciles de cuantificar. Por ejemplo, los costes de prdida de mercado por una introduccin tarda de un producto. Otros son ms claros, por ejemplo, la reduccin del rea de las placas de circuito impreso obtenida gracias a que cada PLD sustituye a varios circuitos integrados de funcin fija. Muchas veces se consigue reducir el nmero de placas de circuito impreso economizndose en conectores. La reduccin de artculos en almacn tambin aporta ventajas econmicas. De la misma manera que para altos volmenes de produccin las memorias ROM resultan de menor coste que las EPROM, las HAL (Hard Array Logic) o PLDs programados por el fabricante proporcionan ahorros adicionales en grandes cantidades. Seguridad. Los PLDs tienen fusibles de seguridad que impiden la lectura de los dispositivos programados, protegiendo los diseos frente a copias. Adems de los puntos mencionados, podemos aadir que los PLDs facilitan el ruteado de las placas de circulo impreso debido a la libertad de asignacin de patillas que proporcionan. Permiten realizar modificaciones posteriores del diseo y en ocasiones hacen posible la reutilizacin de circuitos impresos con algunos fallos, mediante una reasignacin de los PLDs. CONSUMO DE CORRIENTE EN LOS PLDs En la fabricacin de PLDs se utiliza tecnologa bipolar TTL o ECL y tecnologa CMOS. Los dispositivos bipolares son ms rpidos y consumen ms que los dispositivos CMOS. Actualmente los PLDs bipolares presentan retardos de propagacin inferiores a 7 nsg y los consumos tpicos rondan los 100200 mA para un chip con 2024 patillas. Mientras los PLDs bipolares slo pueden programarse una vez, la mayora de los PLDs CMOS son reprogramables y permiten una fcil verificacin por parte del usuario. A los PLDs CMOS borrables por radiacin ultravioleta se les denomina EPLD y a los borrables elctricamente se les conoce por EEPLD. Los EEPLD con encapsulados de plstico son ms baratos que los EPLD provistos de ventanas de cuarzo que obligan a utilizar encapsulados cermicos.

Tambin existen las PALCE16V8Q (Quarter Power Icc = 55 mA) y las PALCE16V8Z (Zero Power) con un bajsimo consumo esttico de potencia. Acostumbrados a trabajar con dispositivos CMOS con un consumo prcticamente nulo a frecuencia cero, resulta sorprendente una PAL CMOS con un consumo de 90 mA a la mxima frecuencia de operacin (15 Mhz), pero que todava tendr un consumo apreciable a frecuencia cero. En la actualidad, solamente una pequea fraccin de los PLDs del mercado se anuncian como Zero Power. La razn de estos consumos reside en que no existe una clula de memoria EPROM o EEPROM que sea verdaderamente CMOS. La mayora de los PLDs CMOS se construyen con un ncleo programable de transistores NMOS, y solamente las entradas y las salidas del PLD utilizan drivers CMOS. La matriz de transistores NMOS precisa de una alimentacin continua (Figura), para poder responder con rapidez.

Para rebajar los consumos de la matriz de transistores NMOS se utilizan dos tcnicas. La primera de ellas consiste en dotar al PLD de una patilla o fusible de control de consumo de potencia (patilla o fusible Power Down), que quita la alimentacin a la matriz de transistores cuando el PLD se encuentra fuera de servicio, proporcionando un menor consumo de potencia. Tiene los inconvenientes de que la puesta en funcionamiento del PLD es ms lenta. La segunda tcnica (Figura ) coloca en las entradas de los PLDs unos detectores de transicin de estado, que conectan la alimentacin a la matriz de transistores durante un breve instante de tiempo despus de que una entrada haya cambiado. Este tiempo deber permitir el cambio de las salidas y su almacenamiento en latches, tras lo cual se puede quitar de nuevo la alimentacin a la matriz de transistores. El detector de transicin de estado de las entradas se obtiene metiendo a las dos entradas de una puerta ORexclusiva el estado de una patilla de entrada y el

estado de esa misma patilla demorada un tiempo. El tiempo de demora de las patillas de entrada ser igual al tiempo durante el cual se mantendr la alimentacin a la matriz de transistores. Los detectores de transicin de las entradas y los latches de las salidas se mantienen constantemente alimentados. El consumo de corriente de los PLDs que utilizan esta segunda tcnica aumenta lgicamente si se incrementa la frecuencia de cambio de las entradas.

PLDs DE ARRAY MULTINIVEL Las arquitecturas disponibles son: PLHS501, PLHS502: `Programmable Macro Logic' que son dispositivos basados en un array NAND. 78C800: Un dispositivo borrable basado en un array NOR. AGA1K16, AGA1K16P4: RAMbased `Alterable Gate Arrays' basados en una array NAND. OTROS TIPOS DE PLDs. Debido a la constante evolucin de los PLDs, aunque intentemos catalogarlos, hoy en da existen una gran cantidad de PLDs con estructuras diferentes a las consideradas en este trabajo, por lo que aunque por mucho que nos esforcemos en obtener una lista ms o menos reciente, siempre habrn algunos modelos que no se muestren aqu. PLDs Microprogramados: 29CPL141, 29CPL142, 29CPL144, 29CPL151, 29CPL152, 29CPL154 14R21 'PROSE' EPS444, EPS448 SAM' Bus Interface PLDS: 5CBIC, 85C960.

EPBI400'Buster'. PLX448, PLX464. MCA1200, EPB2001, EPB2002 (for Micro Channel). VME3000 (for VME bus) PLD for parallel controllers: 7C361 PLDs with Matrix or Partitioned Arrays: XC2064, XC2018, XC3020, XC3030, XC3042, XC3064, XC3090 (Logic Cell Arrays). ACT1 (gate array structured with universal combinational celis). ERA60100 (gate array structured with 2input NAND cells) EPM5016, EPM5024, EPM5032, EPM5064, EPM5127, EPM5128 ('MAX') PA7024, PA7028, PA7040, PA7068 ('PEEL Arrays') CAL1024 (Algatronix configurable array)