DPT INFORMATIQUE INFORMATIQUE

INSA Campus LyonTech - 7 Avenue Jean Capellel Batiment Blaise Pascal 69621 VILLEURBANNE CEDEX Tel : 04.72.43.88.92 Site web : http//if.insa-lyon.fr

Architecture Matrielle
IDENTIFICATION CODE : ECTS : HORAIRES Cours : TD : TP : Projet : Face face pdagogique : Travail personnel : Total : VALUATION SUPPORTS PDAGOGIQUES LANGUE D'ENSEIGNEMENT Franais CONTACT MME RUMPLER Beatrice
beatrice.rumpler@insa-lyon.fr

Architectures des Ordinateurs

IF-3-AO 6.0

OBJECTIFS RECHERCHS PAR CET ENSEIGNEMENT

- Apporter la connaissance de l'outil de traitement de l'information dans son ensemble, incluant les units centrales, les dispositifs ou priphriques associs et les principes d'interconnexion ou interfaces matrielles. - Comprendre les principes fondamentaux des architectures matrielles en allant jusqu'aux mcanismes ncessaires la programmation d'applications systmes, voire logicielles. - Illustrer au niveau matriel des principes utiliss dans d'autres domaines (systme, rseau, algorithmie, etc). - Apporter les premires notions de conception (apprendre concevoir, exploiter une documentation technique en fonction du besoin, etc).

17.0 h 12.0 h 36.0 h 0.0 h 65.0 h 15.0 h 80.0 h

PROGRAMME

Introduction aux architectures matrielles de base des calculateurs.Un ordinateur est une machine de traitement de l'information. Celle-ci doit donc, d'une part pouvoir tre traite (oprations) et d'autre part, tre stocke. A partir des mmes constituants lmentaires que sont les portes logiques, on montre que l'on peut construire des units de traitements (Unit Arithmtique et Logique) et des units de stockages (mmoires, registres). Aprs les bases matrielles, mcanismes de communication avec la mmoire (notion de chronogramme), notion de bus interne et externe, l'architecture est essentiellement prsente d'un point de vue logique en allant jusqu' l'introduction des mcanismes ncessaires aux applications multitches ou multiprocesseurs. Les techniques d'adressage, les jeux d'instructions et les mcanismes d'interruption sont vus propos des processeurs INTEL et du microcontroleur MSP430. Les techniques de gestion de mmoire, segmentation, pagination, mcanisme de protection prenant pour support le processeur INTEL (PENTIUM) Comparaison des architectures CISC, RISC. Nouvelles architectures : IA64, Prdiction de branchement dynamique, Prdiction d'excution, pipeline, mode super scalaire, EPIC,multithreading, Architecture Multi Core.

BIBLIOGRAPHIE

[1] Tanenbaum Andrew. Architecture de l'ordinateur. Paris : InterEditions. [2] Hennessy John. Computer Architecture. A quantitative approach. Amsterdam : Elseveir. [3] Anderson Don. Architecture des machines. Paris : International Thomson [4] Cohen Patrick. Le microprocesseur Pentium. Paris : A. Colin [5] www.intel.com

PR-REQUIS

Date de dernire modification : 24 octobre 2012 INSTITUT NATIONAL DES SCIENCES APPLIQUES DE LYON 20, Avenue Albert Einstein, 69621 Villeurbanne Cedex - France Tel: 33-(0)4-72-43-80-00 Site web: http://www.insa-lyon.fr