Sie sind auf Seite 1von 9

Instituto Tcnico Honduras

Informe Sobre Los Tipos De Polarizacin Del FET

Nombre del alumno: Cristian Chamale

Nombre del profesor: Luis Ernesto Garca

Clase: Electrnica II

Curso: v

Secsion:4 Fecha de entrega: 16/07/ 2013

Introduccin:

El transistor es un dispositivo que ha originado una evolucin en el campo electrnico. En este tema se Introducen las principales caractersticas bsicas del transistor bipolar y FET y se estudian los modelos bsicos de Estos dispositivos y su utilizacin en el anlisis los circuitos de polarizacin. Polarizar un transistor es una Condicin previa a muchas aplicaciones lineales y no-lineales ya que establece las corrientes y tensiones en Continua que van a circular por el dispositivo.

Polarizacin Del Transistor De Efecto De Campo El FET


Teora previa:
El transistor de efecto de campo el FET tiene las siguientes ventajas y desventajas con respecto del transistor bipolar

Ventajas:
-Su impedancia a de entrada es extremadamente alta -Su tamao fsico es aproximadamente un 20 0 30% del espacio que ocupa un BJT -Su consumo de potencia es mucho mas pequea que la del BJT -Su velocidad de conmutacin es mucho mas mayor que la del BJT -Es afectado en menor grado por la temperatura

Desventajas:
-Su ganancia del voltaje es mejor que la del BJT -Es susceptible al dao en si manejo sobre todo el MOSFET -Su ancho de banda en frecuencia es menor que el BJT

Construccin del FET

Polarizacin del FET

Algunas de las formas tpicas de polarizacin del FET son las siguientes:
-Polarizacin de compuerta -Auto polarizacin -Polarizacin por divisin de voltaje

Polarizacin fija o de compuerta

Al igual que el BJT la malla de entrada es la que polariza al FET en este caso la malla de compuerta, cabe mencionar que para este dispositivo la corriente de reposos es fijada por el voltaje de la compuerta.

ANALICIS:
EL voltaje en la compuerta siempre sera negativo al respecto ala terminal se source en un FET de canal N Vgs=Vg(+)-Vs(-)

Anlisis de malla de compuerta

Ley de Voltajes de kirchoff en malla de compuerta +VGG+VRG+VGS=0 Como se supone que la unin compuerta fuente esta polarizada inversamente, entonces significa que no existe corriente y por lo tanto VRG=0 Esta recta se muestra en la figura siguiente la cual queda representada por una recta vertical o lado izquierdo del eje de la corriente

De la figura se observa la gran inestabilidad que puede experimentar el punto de operacin para el caso de los posibles cambios de los parmetros que se pueden presentar en un FET aun cuando tratndose del mismo tipo ya que las tcnicas de fabricacin no son tan perfectas como que para los IDss y Vgs sean constantes de un dispositivo a otro. Este tipo de polarizacin es la peor forma de polarizar un FET ya que el punto de operacin (IDSQ,VDSQ) es bastante inestable.

Auto polarizacin de un FET

A esta ecuacin delo conoce como la ecuacin de la recta de polarizacin. Esta recta tiene pendiente negativa y pasa por el origen, como se observa en la figura

La recta nmero (1) representa un Rs y proporciona un elevado valor de g ideal para una buena ganancia de corriente. La recta nmero (2) ofrece las mejores condiciones tales que no compromete inestabilidad y los valores de transconductancia es decir no se sacrifican una u otra La recta numero (3) produce buena estabilidad del punto de operacin si embargo produce valores de g que se traduce a una baja ganancia de corriente General mente muchos diseadores optan por el tipo de polarizacin dado por la recta #2 Este tipo de polarizacin es mejor que la polarizacin fija ya que el punto de operacin es ms estable.

Polarizacin por divisor de voltaje

Para simplificar el anlisis en la malla de compuerta encontraremos el circuito equivalente de Thevenin para facilitar.

Esta ecuacin representa la ecuacin de la recta de polarizacin esta ecuacin puede escribirse como:

Es una recta con pendiente negativa y con la ordenada en el origen a Vgg/Rs como se observa en la figura.

Donde en la figura se observa que este tipo de polarizacin es mejor que las 2 anteriores debido a que IdsQ es menor sin envargo para conseguir esto es necesario aplicar los valores elevados para que el VGG sea lo mas elevado posible i asi el punto de operacin sea ms estable.

Conclusiones:

Los circuitos de polarizacin fija , auto polarizacin o ya sea por divisor de voltaje del JFET pueden ser analizados o diseados mediante el planteamiento de la malla de entrada y salida, en conjunto con las ecuaciones , la cual requiere como datos la corriente de saturacin IDSS y el voltaje de estrangulamiento Vp.

Biografas

http://www.ing.unp.edu.ar/asignaturas/eeb/Apuntes/Transistores/Mat.%20adicional/Tema1.pdf (05:45pm 15/07/13)

http://www.itescam.edu.mx/principal/sylabus/fpdb/recursos/r64991.PDF (06:18pm 15/07/13)