DISEO DE LA CELDA La celda de 32x4 que ofrece el sistema operativo xilinx tiene la desventaja de que la escritura y la lectura se realizan

al mismo tiempo, situacin que no es deseable, por ende se debe implementar un arreglo que evite lo mencionado. Vase la tabla de su comportamiento.

Figura 1.de la memoria del xilinx

Inputs WE 0 (read) 1 (read) 1 (read) 1 (write) 1 (read)

WCLK X 0 1

D3-D0 X X X D3-D0 X

Outputs O3-O0 Data Data Data D3-D0 Data

Data = word addressed by bits A4 A0

El diseo implementado consiste en un arreglo de compuertas, incluyendo las triestado cuya funcin ser colocar en alta impedancia las salidas evitando as la situacin anteriormente planteada; como se muestra a continuacin en la tabla de funcionamiento del circuito. Figura numero2. Celda con arreglo de compuertas.

Figura 3.Tabla de la celda ENABLE 0 1 1 READ-WRITE X 0 1 SALIDA Z Dato Z FUNCION Stand-by Lectura escritura

La alta impedancia (Z) permitir que no se generen conflictos de datos, de este modo la misma lnea por donde ingresan los datos servir de salida para los mismos. A continuacin se mostrara la simulacin del esquemtico (figura 2). EXPLICACION DE LA SIMULACION En la simulacin puede observarse que el enable es la entrada que controla la memoria, si este se encuentra en cero la deshabilitar y entrar en el estado de stand by con alta impedancia, de lo contrario estar habilitada y depender de los datos que se ingresen en la entrada read-write, (read-wriite=o lee, read-write=1 escribe). Como el bus de datos es bidireccional, cuando se escriba en la celda la salida debe permanecer en alta impedancia, anlogamente cuando se lea, para evitar conflictos de datos. Se puede ver que se est pasando cclicamente del estado stand by a escritura, y de stand by a lectura.

ENCAPSULADO DE LA CELDA

Figura N. 4 Encapsulado de la celda

Como la expansin de la memoria es de 8x8, a manera de hacer ms simple y organizada las conexiones de las celdas, se decidi encapsular la fila que forma un registro.

Figura N. 5 formacin del registro.

Figura N.6 registro encapsulado

Simulacin del registro. Esta simulacin no es muy diferente a la de la celda inicial, como podemos ver la funcin de stand by tambin depende del habilitador (EN) y la funcin de lectura escritura de la entrada W_R. el nico cambio notable, es la aparicin de un bus de direcciones (BUSADRESSSAS) que tiene como funcin seleccionar la celda especifica dentro del registro en la que se guardara o leer un dato.

CONTRUCCION DE LA MATRIZ 8X1

A continuacin se mostrara la matriz resultante de la expansin de memoria que se ha venido trabajando. Esta debera ser una matriz de 8x8, pero recordemos que ya se han encapsulado 8 celdas que conforman las filas (registros de la memoria), por esto, queda una matriz de 8X1 que se ver mucho ms simple y comprensible para el lector. La funcin de esta matriz estar dada por las entradas de lectura escritura (R_W) y el habilitador de memoria (EN) cuyas funciones fueron explicadas anteriormente. La habilitacin de registro para la funcin de lectura o escritura estar controlada por un decodificador (D3_8E), de manera que cuando uno de los registros este activo, el resto se encuentren en stand by. Y la celda en la que se guardara o leera el dato, estar controlada por el bus de direcciones (BUSADRESSSAS).

Simulacin matriz 1x8 SIMULACION MATRIZ MATRIZ 1x8

En esta simulacin se observa las entradas del decodificador