PRIMERLABORATORIODESISTEMASDIGITALESI

EE635M(13/09/13)
1) EscribirlastablasdeloscdigosbinariosparanmerosdecimalesBCDdeponderaciones 8421y2421,Biquinario.Explicarsuconformacin. 2) Escribirlatablaparaunnmerode4bitscodificadoenGray. 3) Realizarlassumasindicadasenbinario,losnmerossonde8bitsyestnen representacincomplementoa2.Encadacasoindicarsiseproduceoverflow. a) 11010100b)10111001c)01011101d)00100110 +10101011+10101011+00100001+01011010 4)ComprobacinExperimentaldelasCaractersticasElctricasdePuertasCMOSyTTL. Componentes.Equipo CD4001(T)GeneradordeFunciones 74LS04(TTL)y74L00Osciloscopiode2canales Condensadorde300picofaradios A) OperacinCMOS Procedimiento.

1) Usar los niveles lgicos de switches y el osciloscopio para observar el comportamiento de la puerta CMOS CD4001. a. Observe la salida de este circuito para todas las combinaciones de entrada. Desde estos resultados, dar la tabla del nivel de voltaje para el circuito; usar H para alto y L para LOW. b. Dar la tabla de verdad asumiendo lgica pasitiva. (esta convencin asigna a lgica 1 (0) to the high (low) voltaje). Qu funcin lgica realiza. c. Dar la tabla de verdad para el circuito asumiendo lgica negativa (esta convencin asigna a lgica 0 (1) a los voltajes high (low)) . Qu funcin lgica realiza.
B)CurvadeVoltaje.

1. Encontrar la curva de transferencia de voltaje de la puerta TTL NOT (74LS04) usando la configuracin Mostrada:

Ajustar el generador para producir una onda triangular de 1kHz. de frecuencia. La amplitud debe ser ajustada para leer 2.5 V pico-pico unipolar.Finalmente, restringir la amplitud para tener voltajes positivos en el rango de 0 V a 5 V. Conectar la salida de la puerta Vout a la entrada del Canal 2 Vin a la entrada del Canal 1 del osciloscopio. Para plotear Canal 1 vs. Canal 2, presionar el botn del men. El ploteo Vout vs.Vin es la curva de transferencia de la compuerta. 2. Determinar el voltaje umbral (threshold) desde la curva de transferencia de voltaje. 3. Determinar DC0 y DC1 mrgenes de ruido para esta compuerta. Asumir VOL = 0.4 V, y VOH = 2.4 V. Usar la curva de transferencia de voltaje para determinar VIL y VIH. 4. Encontrar la curva de transferencia de voltaje para la puerta CMOS CD4001 (T) usando el mismo procedimiento. a. Insertar la figura de la forma de onda en el informe final. b. Determinar el voltaje de umbral (threshold) de la curva. C. Tiempos de subida y bajada (Rise y Fal) 1. Aplique una onda cuadrada de 307,2 kHz desde el generador de frecuencias a las
entradas de un CD4001 (puerta CMOS) y a las entradas de una compuerta TTL 74LS00. Utilice el osciloscopio para visualizar las salidas de ambas puertas al mismo tiempo. Trazar cuidadosamente las formas de onda de salida para ambas puertas en el mismo eje, y luego copiarlo en el informe final. Qu familia, TTL o CMOS, tiene el rise y fall time ms rpido?

D. Margen de Ruido. 1. Determinar el margen de ruido de una puerta en el CD4001 IC mediante el circuito de la figura siguiente y el procedimiento, y poner la respuesta en su informe final: a. Inicialmente, el mando de la amplitud en el generador debe ajustarse de modo que la entrada pulso tiene una amplitud mnima. b. Aumentar con cuidado la amplitud de la entrada, mientras que la observacin de su

magnitud en Canal 1 (o A) . Cuando un pulso aparece primero en la salida, Canal 2 (o B) a continuacin, la amplitud (0 voltios al valor de pico positivo) del impulso de entrada es el margen de ruido.

E. Retardo de Propagacin (Propagation Delay)

1. Encontrar el retardo de propagacin a travs de dos puertas CMOS de la IC CD4001 utilizando el circuito mostrado. Utilice el generador de pulsos. Volver al osciloscopio (voltaje en funcin del tiempo), con ambos canales 1 y 2 (o A y B) que aparecen en la pantalla. Obtener primeros planos detallados de las formas de onda de salida en la primera y la ltima puerta, en tanto las transiciones de ALTO a BAJO y baja a alta. Copiarlas en el informe final. Encuentra el retardo de propagacin promedio por puerta.

Circuito

F.Carga Capacitiva ( Capacitive Loading) 1. Conecte el generador de pulsos como en la figura a las puertas NAND del IC 74LS00 y
un condensador de 300 pF a la salida de una de las puertas NAND, tal como se muestra. El condensador simula el componente de carga capacitiva inducida por varias entradas de la puerta. Obtener una imagen de la pantalla, mostrando las dos salidas mostradas simultneamente. Copiarlo en el informe final. Cul es el efecto de la carga capacitiva de subida y bajada? Determinar los tiempos de subida y bajada con y sin carga capacitiva.

G. Sobrepico de Corriente 1. Desconectar el otro de IC de la fuente de alimentacin de modo que slo el IC 74LS00 es conectado a la alimentacin. Desconecte el generador de condensador y de la funcin, que se utiliza en la parte F, de la puerta NAND del 74LS00 y del generador, respectivamente. Ajuste el generador de impulsos en el cuadro de la lgica de 307,2 kHz y conectarlo a todas las entradas de las cuatro puertas de la IC 74LS00. Observar la tensin de alimentacin en el pin de VSS en el 74LS00 y la salida de una de sus puertas

NAND de forma simultnea en el osciloscopio. Copie las formas de onda a su informe final. Durante que transicin es la pico de la fuente de alimentacin mayor?

REPORTE FINAL 1) Operacin CMOS

a) Completar los niveles de voltaje en la tabla desde los resultados determinados en el laboratorio para el CMOS CD4001 a) Circuito integrado:

b) Cul es la tabla de verdad resultante suponiendo lgica positiva? Qu funcin lgica se realiza ?

 b)

Cul es la tabla de verdad resultante suponiendo lgica negativa? Qu funcin lgica se realiza en este caso?

2) CurvadeTransferenciadeVoltajeCMOSyTTL a) Plotear la curva de transferencia de tensin de la compuerta TTL y CMOS, determinado en el laboratorio.

 CurvadeTransferenciadeVoltajeCMOSyTTL b) Cul es el umbral de tensin resultante?

c) ) Ilustrar graficamente el procedimiento para la determinacin de VIL y VIH para una puerta TTL.
Cules son los mrgenes de ruido DC0 y DC1 para esta puerta? Mostrar la forma en que se determinaron. 3) Tiempos de Subida y Bajada (Rise y Fall) a) En el siguiente grfico, plotear ambas formas de onda de salida que resulta cuando una onda cuadrada de 307,2 kHz se aplica a una puerta CMOS y una puerta TTL. b) Qu familia de dispositivos para este dispositivo, TTL o CMOS, tiene el rise y fall time ms rpido?

RiseyFallTimedelasPuertasCMOSyTTL 4) MargendeRuido a) b) Cul es el margen de ruido DC0 medido por la puerta CMOS? Como resultado de esta medicin y los resultados en la Segunda c) para la determinacin del ruido margen de dispositivos TTL, qu familia de dispositivos sera el mejor candidato para usar en el diseo de circuitos digitales para un entorno elctricamente "ruidoso"?

5) RetardodePropagacin. a) Trace la forma de onda de salida observada en la parte E de este experimento para determinar el retardo de propagacin a travs de puertas CMOS.

 RetardodePropagacinTransicindeLOWaHIGH

RetardodePropagacinTransicindeHIGHaLOW

b)

Cul es el tiempo de propagacin media resultante por puerta? Indique cmo fue determinado. Compararlo con el retraso medio de propagacin de una compuerta TTL (por ejemplo, un inversor 74LS04) y que figura en la ficha de datos TTL.

6) CargaCapacitiva. a) Representa grficamente la dos formas de onda de salida obtenidos en la Parte F:

EfectosdelaCargaCapacitiva b) Qu efecto capacitivo de carga se tiene en la subida y bajada de las salidas de la puerta? Calcular la subida y cadas con y sin carga capacitiva.

7) SobrepicodeCorriente. a) Grfico de salida de la puerta y formas de onda de tensin de alimentacin obtenida en la parte G.

SobrepicodeCorriente a) Si esta degradacin de la fuente de alimentacin no se controla en grandes circuitos, la operacin del circuito puede ser afectada. Las numerosas salidas de compuerta de conmutacin en un momento breve, pretenden elaborar grandes cantidades de corriente al mismo tiempo. La fuente de alimentacin puede no ser capaz de satisfacer esta demanda repentina de corriente. Cmo puede eludirse este problema? 8) Resumen Escriba una descripcin concisa de las caractersticas medidas para lgica TTL y CMOS en este experimento. Contrastar las mediciones para TTL con las realizadas para CMOS. A partir de esta comparacin, determinar qu criterios de diseo favoreceran el uso de la lgica TTL y cules estaran a favor de la utilizacin de CMOS. Nota : Deben presentar como informe previo el desarrollo de las 3 primeras preguntas. El informe final consiste en desarrollar la experiencia a partir de la pregunta 4.