Beruflich Dokumente
Kultur Dokumente
Lozada Pilco Jonathan Samuel Carrera de Ingeniera Automotriz, 5 Nivel, Escuela Politcnica del Ejrcito Extensin Latacunga, Mrquez de Maenza S/N Latacunga, Ecuador. email : elnenesam@hotmail.com Fecha de presentacin: 18 03 2013
to
PALABRA CLAVE
Clave 1 Clave 2 Clave 3 Clave 4 Aplicaciones en cascada circuito integrado aritmtico. Capitulo 6.1. Sumadores bsicos. Capitulo 6.2. sumadores binarios en paralelo. Capitulo 6.4. Decodificadores.
DESARROLLO
1. INTRODUCCION
Se denomina lgica combinacional a todo sistema en el que sus salidas son funcin exclusiva del valor de sus entradas en un momento dado, sin que intervengan en ningn caso estados anteriores de las entradas o de las salidas. Las funciones (OR, AND, NAND, XOR) son booleanas donde cada funcin se puede representar en una tabla de la verdad. Mientras que la salida de a semisuma es 1, solamente cuando A y B son distintas. Por lo tanto:
A B
A partir de estas dos ecuaciones se puede realizar el diagrama lgico de un semisumador, utilizando las compuertas lgicas AND y X-OR.
A 0 0 1 1
B 0 1 0 1
C out AB
A B
Figura 3. Smbolo lgico sumador completo.
C out AB
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C in 0 1 0 1 0 1 0 1
C out 0 0 0 1 0 1 1 1
0 1 1 0 1 0 0 1
Figura 5. Dos semisumadores formado un sumador completo.
Tabla 2. Tabla verdad sumador completo. Partiendo del semisumador se obtiene que la suma de los dos bits de entrada A y B, consiste en la operacin X-OR entre estas dos variables. Para la suma completa hay que sumar el acarreo esto se obtiene volviendo a aplicar la operacin X-OR.
( A B) C in
Para el acarreo de salida se obtiene atreves de la siguiente ecuacin:
C out AB ( A B)Cin
A partir de estas dos ecuaciones se puede realizar el diagrama lgico completo:
Tabla 3. Tabla de verdad. Sumadores MSI Ejemplo de sumador de 4 bits es el 74LS83: Figura 12. Conexin en cascada un sumador de 16 bits.
4. DECODIFICADORES
Un decodificador detecta la presencia de una determinada combinacin de bits en sus entradas y seala la presencia de este cdigo mediante un cierto nivel de salida. Figura 9. Diagrama de pines.
Figura 10. Smbolo lgico. EXPANSION DE SUMADORES (CONEXIN EN CASCADA) Un sumador en paralelo de 4 bits se puede expandir para realizar sumas Figura 13. Lgica de decodificacin con salida nivel ALTO.
Figura 15. Diagrama de pines y smbolo lgico para el 74LS47 Caractersticas adicionales: Salidas a hasta g: Son activas a nivel bajo.
LT (lamp test): Salida activa a nivel bajo. RBI (ripple blanking input): Salida activa a nivel bajo.
Tabla 4. Funciones de decodificacin BCD (blanking input/ripple blanking output): Salda activa a nivel bajo. Entrada de comprobacin: Cuando se aplica un nivel bajo a la entrada
BI RBO
Figura 14. Smbolo lgico de un decodificador BCD a 7 segmentos con salidas activas a nivel BAJO. UN DECODIFICADOR/CONTROLADOR BCD A 7 SEGMENTOS MSI El 74LS47 es un ejemplo de dispositivo MSI que decodifica una entrada BCD y controla un display de 7 segmentos.
CONCLUSIONES
Se puede obtener un sumador completo al unir dos semisumadores Para poder sumar dos nmeros binarios es necesario un sumador completo por cada bit que
tengan los nmeros que se quieren sumar. Un decodificador puede transformar un cdigo BCD a decimal y reflejarlo en un display para as poder apreciar el nmero decimal transformado. Es necesario conocer los datashett de los circuitos integrados aritmticos para as poder aplicar bien su utilizacin.