Informe Laboratorio de Aislamiento 2

INFORME LABORATORIO DE AISLAMIENTO 2 3
PRESENTADO POR: EDISON ALEXIS PACHON Cdigo: 20081007043 DIEGO ALEJANDRO CHAPARRO Cdigo: 20081007048
ASIGNATURA LABORATORIO DE AISLAMIENTO ELCTRICO
PRESENTADO A: ING. HERBERT ENRIQUE ROJAS CUBIDES
UNIVERSIDAD DISTRITAL FRANCISCO JOS DE CALDAS FACULTAD DE INGENIERA PROYECTO CURRICULAR DE INGENIERA ELCTRICA
PRACTICA N 2 3: GENERACION Y MEDIDA DE ALTAS TENSIONES AC Y DC OBJETIVOS: Familiarizarse con los primeros fundamentos de las tcnicas de alta tensin y los equipos usados en el laboratorio de alta tensin (LAT). Desarrollar habilidades prcticas en la realizacin de montajes y la medicin de altas tensiones (HV) AC y DC. Conocer y efectuar un estudio comparativo de los diferentes mtodos de medida de HV. Examinar esquemas de conexin de rectificacin y multiplicacin de altas tensiones DC. Verificar los criterios de seguridad elctrica e industrial en el laboratorio. PREINFORME a. Muestre con ayuda de un diagrama la estructura y tensiones de trabajo del transformador del laboratorio de alta tensin (LAT).
Fig 1. Conexin en cascada del transformador del LAT.
Fig 2. Placa del transformador del LAT.
b. Qu ventajas electricas y constructivas presentan los transformadores que suministran voltajes simetricos (como el usado en el laboratorio) frente a los que entregan un solo nivel de tension? Los transformadores que suministran voltajes simetricos permiten obtener diferentes configuraciones por medio de sus devanados, permitiendo conexiones en cascada. El transformador consiste de tres devandos con una armadura aislada y electrodos tipo corona en la parte superior e inferior cubiertos en aluminio, el aislamiento del cilindro esta hecho con resina epoxica reforzado en fibra de vidrio y con barniz resistente a la abrasion [2]. El primario esta conformado por dos devanados: 2x220. 220 (conexin paralelo) o 220+220 V. 440 V (conexin serie). El secundario es el devanado de alta tension, cuyo valor es 100 kV (conexin serie). El tercer devanado (devanado de acoplamiento), se utiliza para la conexin en cascada del transformador. La conexin en serie requiere el 50% de la corriente de la conexin en paralelo, por ultimo la bobina esta al vacio y aislada con aceite para transformadores de alta calidad [2]. c. Cuales son las ventajas, desventajas y aplicaciones de la generacion de altas tensiones AC (AC-HV) y altas tensiones DC (DC-HV)? Generacion de altas tensiones AC (AC-HV): Este tipo de generacion presenta ventajas tales como: facilidad al transportar la energia electrica por grandes distancias, de esta manera se obtienen bajas perdidas, facil transformacion de los niveles de tension, estabilidad de la corriente alterna a niveles elevados de tension. Ademas posee flexibilidad de conectar cargas y estaciones a lo largo de una linea [3]. Algunas de sus desventajas es el alto costo por la obra civil, la presencia del efecto piel y se puede presentar el efecto corona, ya sea auditivo, de interferencia o visual, generando perdidas y deterioro en los aisladores [5]. En cuanto a sus aplicaciones tenemos el transporte de energia y la prueba de equipos. Generacion de altas tensiones DC (DC-HV): Este tipo de generacion presenta ventajas como: bajo costo de transmitir potencias muy altas a distancias grandes, generando bajas perdidas, menor usos de lineas con pocos requisitos de derecho de paso, eliminacion de perdidas por capacidad entre conductores y control de la potencia activa [3]. Entre sus desventajas esta el elevado costo de los equipos de conversion, restriccion del uso de transformadores para variar la tension, requerimientos de controles complejos, utilizacion de un generador de potencia reactiva y la inserccion de armonicos en el lado de AC. Dentro de sus aplicaciones se destacan la transmision de potencia en entornos marinos o subterraneos, en grandes sistemas elctricos, el flujo puede verse inestable bajo ciertas condiciones transitorias, para facilitar el control de estas situaciones se instalan enlaces en corriente continua que permiten un rpido control de la potencia [3], estabilizacin del sistema elctrico, transporte de potencia a largas distancias e implementacin de instalaciones HVDC. d. Muestre un circuito tipico para generar AC-HV usando el transformador disponible en el LAT. Cules seran las tensiones maximas rms y pico que se pueden obtener con este montaje? Explique la funcion de cada uno de los elementos que conforman el circuito. Tenga en cuenta la limitacion de la corriente que puede entregar el circuito.
Un circuito tpico para trabajar altas tensiones AC, utilizando el transformador de pruebas del laboratorio, sera el circuito por conexin en cascada. En la figura 3 se muestra la conexin en cascada para el transformador del laboratorio.
XMM1 XMM2 T2 T1 V1 220 Vrms 60 Hz 0 DUAL_VOLTAGE_XFORMER** XSC1

Ext T rig + _ A + _ + B _
XMM3
DUAL_VOLTAGE_XFORMER*
Fig 3.Diagrama conexin en cascada El multmetro 3 muestra la tensin RMS que existen en bornes de transformador, mientras que el osciloscopio muestra el valor pico de la tensin existente.
Fig 4.Tensin pico osciloscopio
Fig 5.Tensin RMS multmetro La funcin del transformador es elevar la tensin existente, mientras que la funcin de la fuente es suministrar energa, para que este proceso sea posible.
e. Muestre un circuito de generacion DC-HV que utilice un rectificador de media onda con filtro y explique la funcion de cada uno de los elementos que lo conforman.
Fig 6.Rectificador de media onda Fuente variable
Suministra la energa al circuito con una seal sinusoidal en AC.
Resistencia Limitadora
Es un elemento de proteccin que garantiza, que no circulen corrientes ms grandes que las que el transformador puede soportar y de igual forma, para que el este no quede en corto directo cuando ocurra una falla, y adems tiene la funcin de proteger al diodo. Diodo
Este tiene la funcin de rectificar medio ciclo de la seal de entrada. Condensador
Este tiene la funcin de reducir el nivel de rizado despus del diodo, para garantizar una seal continua. f. Para el circuito del numeral E, muestre el comportamiento teorico de las tensiones y corrientes de los elementos que conforman el circuito de rectificacion con y sin condensador de rizado.
Rectificador de media onda con condensador de rizado
Fig 7.Tensin sobre el condensador
Fig 8.Tensin sobre el condensador
Fig 9.Tensin sobre la resistencia
Fig 10.Corriente en el circuito
Rectificador de media onda sin condensador de rizado
Fig 11. Rectificador de media onda sin condensador
Fig 12.Tensin sobre la resistencia de salida
Fig 13.Tensin sobre el diodo
g. Defina grafica y analiticamente para el puente rectificador del numeral E los siguientes parametros: factor de forma, valor eficaz, valor medio, tension de rizado, factor de rizado, valor pico de la seal filtrada. Porque en la generacion de DC-HV se busca tener bajos factores de rizado? Dentro de la figura 14 se muestran los diferentes parmetros a utilizar para el desarrollo de todas las ecuaciones anteriormente descritas.
Fig 14. Parmetros curva de salida
FACTOR DE FORMA
VALOR EFICAZ
VALOR MEDIO
TENSION DE RIZADO
FACTOR DE RIZADO Para garantizar que el condensador no se cargue y descargue en tiempos pequeos, esto se garantiza haciendo que el rizado de la seal filtrada sea lo ms bajo posible, entre menor sea el rizado de la seal de salida no se presentaran grandes niveles de distorsin armnica.
h. Utilizando los elementos disponibles en el LAT, disee y simule un circuito rectificador de media onda que sea capaz de generar 50 KV DC. Analice el comportamiento del circuito generador si se establecen casos diferentes usando como filtro cada uno de los cuatro condensadores que se encuentran en el laboratorio. Compare para cada caso: factor de forma, valor eficaz, valor medio, tensin de rizado, factor de rizado, valor pico de la seal filtrada. Adems de las curvas, muestre los resultados en una tabla. Para generar 50KV DC necesitamos que la entrada AC sea un valor de 36KV AC ya que al rectificar la onda AC su valor ser de 36KV * = 50.91KV, para obtener esta tensin en el lado de alta es necesario ajustar la tensin en baja a 79V aproximadamente y usando el mismo esquema del numeral f.
Condensador 1200pf
Condensador 25000pf
Fig 16. Parmetros curva de salida Condensador 100pf
Condensador 2nf
Condensador 25000pf y Rlimitadora=3,6M Condensador 1200pf y Rlimitadora=3,6M Condensador 100pf y Rlimitadora=3,6M Condensador 2nf y Rlimitadora=3,6M
C1 C2 C3 C4 F.Forma Valor Eficaz Valor Medio Tension de Rizado 1,00000007 49688,5035 49688,5 65 1,00000022 48509,5106 48509,5 111 1 49998,5 49998,5 1 1 49895 49895 2
C1 C2 C3 C4
Vmax 49721 48565 49999 49896 Vmin 49656 48454 49998 49894
F.Rizado Valor pico 0,00037763 49721 0,00066055 48565 5,7737E-06 49999 1,1571E-05 49896
Tabla 1. Resumen comparativo
i.
Muestre un circuito doblador de DC-HV (cascada de Greinacher) y explique la funcin de cada uno de los elementos que lo conforman.
Fig 19. Circuito doblador Greinacher [6].
La funcin de C1 es transmitir la carga almacenada a C2, para as duplicar la tensin, por lo tanto C2, se encarga de entregar dos veces la tensin pico al terminar un ciclo completo. Las funciones de los diodos D2 y D1, consiste en recortar la onda de entrada, donde D1 recorta el semi-ciclo negativo y D2 recorta el semi-ciclo positivo. j. Defina grafica y analticamente para el circuito del numeral i los siguientes parmetros: factor de forma, valor eficaz, valor medio, tensin de rizado, factor de rizado, valor pico de la seal filtrada.
Fig 20. Comportamiento de la onda circuito Greinacher [6]. FACTOR DE FORMA
VALOR EFICAZ
VALOR MEDIO
TENSION DE RIZADO
FACTOR DE RIZADO
k. Utilizando los elementos disponibles en el LAT, disee y simule un circuito doblador que sea capaz de generar 50 KV DC. Analice el comportamiento del circuito generador usando combinaciones de condensadores con el propsito de encontrar la mejor alternativa. Compare para cada caso: factor de forma, valor eficaz, valor medio, tensin de rizado, factor de rizado, valor pico de la seal filtrada. Adems de las curvas, muestre los resultados en una tabla.
Para obtener una seal DC del circuito Greinacher doubler se tiene que tratar de que la seal del circuito sea de 25KV o lo ms cercana a ella. Por la relacin de transformacin del transformador puede calcularse el valor de la tensin del primario para obtener una seal de 25KV en el lado de AT. Con 55 voltios a la entrada, se puede obtener una seal de 25KV en el lado de AT del transformador. En la prctica no exactamente con los 25KV se obtiene una seal de 50KV, lo que se hace es variar la tensin de entrada. CIRCUITO GRENACHER DOUBLER:
Fig 21. Circuito Greinacher Doubler Para todos los circuitos se va a utilizar una resistencia limitadora de 3.6M para proteger los diodos y el transformador y una resistencia de carga de 280M
CIRCUITO GREINACHER: 1. CIRCUITO 1 C1:25nF y C2:1200pF Tensin en C2:
Corriente Mxima
2. CIRCUITO 2 C1:25nF y C2:100pF
Tensin en C2:
Corriente Mxima
3. CIRCUITO 3 C1:1200pF y C2:100pF Tensin en C2
Corriente Mxima
4. CIRCUITO 4 C1:100pF y C2:1200pF Tension en C2
Corriente Mxima
Corriente Mxima
Corriente Mxima
CIRCUITO DOBLADOR GREINACHER Vmedio V rms (kV) F. Forma F. Rizado (kV) Circuito 1 Circuito 2 Circuito 3 Circuito 4 Circuito 5 Circuito 6 56,948 49,063 50,911 41,36 43,1195 57,7995 56,9518234 1,00006714 0,011587964 49,4791753 1,00848247 0,13052543
V rizado (kV) 2,286 22,184 22,582 1,78 0,081 0,113
51,3266547 1,00816434 0,128044271 41,3631918 1,00007717 0,01242364
43,1195063 1,00000015 0,000542276 57,7995092 1,00000016 0,00056437
Tabla 2. Resumen comparativo del Doblador Greinacher
l.
Explique los problemas y limitaciones de medir altas tensiones mediante relacion de transformacion o con ayuda de voltimetros electrostaticos. Al usar voltimetros electrostaticos, se tienen dos placas paralelas, una fija y la otra movil, se debe mover la placa movil, para realizar el respectivo calculo de la tension, pero con ello, el campo electrico se ve distorsionado, es por ello, que an para altas tensiones, este electrodo slo se puede mover no ms de una fraccin de un milmetros, hasta algunos milmetros, para que el cambio del campo elctrico sea insignificante. Para poder trabajar con altos niveles de tensin, el rea de las placas utilizadas en el voltmetro deben ser grandes, de forma tal que algunas ocasiones, no se puede utilizar el aire como medio dielctrico [5]. La relacin de transformacin permite realizar mediciones para AC rms, adems que no puede ser usado en un arreglo en cascada.
m. Explique brevemente en que consiste y cual es el funcionamiento de un divisor ohmico o resitivo puro, un divisor capacitivo puro, un divisor resitivo compensado y un divisor capacitivo amortiguado. Ademas mencione las ventajas y desventajas de cada uno frente a la medicion de AC-HV y DC-HV.
DIVISOR RESISTIVO PURO
Fig 22. Divisor Resistivo puro [6]. Este divisor nos permite medir tensiones principalmente en DC, adems se pueden realizar mediciones en AC e impulso. Debido a su construccin, este divisor tiene un alto grado de confiabilidad para niveles de tensin superiores a 300KV. DIVISOR CAPACITIVO PURO Mtodo usado para medir tensiones AC e Impulso, aunque en alta tensin la resistencia de fuga del condensador varia considerablemente, con lo que se genera diferencias de potencial en stas. Los condensadores en DC funcionan como circuito abierto, este tipo de medicin se limita solo para AC, es por ello que el circuito es independiente de la frecuencia, debido a que no existe desplazamiento en fase.
Fig 23. Divisor capacitivo puro [7]. DIVISOR CAPACITIVO AMORTIGUADO
Fig 24. Divisor capacitivo amortiguado [7]. Utilizado para pruebas de impulso tipo rayo, debido a que se incorpora resistencias en las ramas de alta y baja tensin de un divisor tipo capacitivo puro, se reducen las oscilaciones de la seal de salida del mismo, no se recomienda para las mediciones en DC. Divisor Resistivo Compensado Se utiliza para mediciones de impulso tipo rayo o maniobra, puede ser utilizado para cualquier tipo de medicin, si elimina el efecto de la inductancia y capacitancias parasitas, respuesta del divisor debe ser menor a 5, idealmente <200ns, con lo que se garantiza que el medidor censa toda la seal de entrada.
Fig 25. Divisor resistivo compensado [7]. n. Muestre con ayuda de ecuaciones las relaciones de transformacin para cada uno de los divisores enumerados en el numeral m. DIVISOR RESISTIVO PURO
DIVISOR CAPACITIVO PURO
DIVISOR RESISTIVO COMPENSADO
DIVISOR CAPACITIVO AMORTIGUADO
o. A partir de la informacion recogida en la practica 1 sobre las ramas de AT y BT disponibles en el LAT, calcule la relacion de transformacion teorica para cada uno de los divisores que se pueden configurar (minimo 7 divisores diferentes). Finalmente, muestre la configuracion y relacion de transformacion final de cada divisor con ayuda de una tabla. TABLA 3 Divisor Resistivo Compensado Divisor Resistivo Compensado Caractersticas C=98,79 pF; R=280M; 140KV Rb=102,3K; Cb=0,27uF; Racople=78,5
TABLA 4 Relacin Divisor Resistivo Compensado ZAT 2551398,34365649+26606050,1148856i ZBT 934,862160815301+9734,59972426607i Relacin 2734,11
Resistivo Compensado
TABLA 5 Divisor Capacitivo Amortiguado Divisor Capacitivo Amortiguado Caractersticas R= 54,28 ; C=1227 pF; 140KV R=0,03952; C=1,686uF; Racople=74,3; proteccin 160VAC 240VDC
TABLA 6 Relacin Divisor Capacitivo Amortiguado ZAT Relacin 54,2799999657807+0,00136287291052429i ZBT 1374,48 0,0395199999750639+9,92710374938817E07i
Capacitivo Amortiguado
TABLA 7 Relacin Divisores Resistivos Divisor R=40K; sin R de acople, proteccin 160VAC 210VDC R=100K; sin R de acople; proteccin 110VAC Resistivo 160VDC R=40K; sin R de acople, proteccin 140VAC 210VDC Resistencia AT 3,6 M 280 M 91 37 91 7001 2801 7001
TABLA 8 Relacin Divisores Capacitivos Divisor C= 330nF; sin R de acople; proteccin 60VAC 80VDC C=464,3 nF; Racople=78,4; proteccin 60VAC 80VDC C=4,7uF; Racople=78,5; proteccin 140VAC 210VDC C=203,9nF; sin R acople; proteccin 165VAC 220VDC C=198nF; sin R de acople; proteccin 60VAC 80VDC Capacitancia AT 25 nF 1200 pF 2 nF 68 nF 5,852 14,2 276 166 9 387,916 233,1 7,827 19,572 7 5 9 3917,66 70,11 189 2351 7 8 170,916 102,9 3,998 9,156 7 5 5 3,911 2230 166 100 8
100pF 3301 4644 47001 2040 1981
Capaciti vo
TABLA 9 Relacin Divisor RCL Tipo de Divisor Caractersticas Relacin ----------------10 RCL ---------------25
p. Disee un circuito para la generacion de HV-AC hasta 60 kV rms y con ayuda de simulaciones, muestre el comportamiento de cada uno de los divisores caracterizados y analizados en el numeral o. Para generar 60KV AC debemos alimentar en el Primario con aproximadamente 132V Divisor Resistivo compensado
Con el depurador que nos muestra atp podemos encontrar la relacion de transformacion
Estos son los valores pico de las seales pero son validas para el calculo que necesitamos
Divisor capacitivo amortiguado
Con el depurador que nos muestra atp podemos encontrar la relacion de transformacion
Divisor Resistivo Rat=3.6M y Rb=40K
Rat=3.6M y Rb=100K
Rat=280M y Rb=100K
Rat=280M y Rb=40K
Divisor capasitivo puro Cat=100pf y Cbt= 330nf
q. Usando el mejor circuito HV-DC diseado en el numeral H y con ayuda de simulaciones, muestre el comportamiento de cada uno de los divisores caracterizados y analizados en el numeral O. NOTA: Descarte aquellos divisores que por sus caractersticas no tendran un buen desempeo bajo tensiones DC. Para realizar mediciones en DC se recomienda el uso de los divisores resistivo puro y resistivo compensado, ya que los divisores capacitivos no son recomendables para mediciones HV DC y se uso el circuito 2 del numeral H
Divisor Resistivo compensado
Al realizar este montaje la tensin de salida del rectificador se comporta de la siguiente forma:
Fig 26. Forma de onda del rectificador Por la conexin del divisor resistivo compensado, se nos modifica el rizado pero vale la pena destacar que no es en gran medida. En la etapa de baja tensin del divisor se obtiene la siguiente forma de onda
Fig 27. Forma de onda en la rama de bt del divisor Al tomar el valor pico de la rama de bt y multiplicarlo por la relacin correspondiente a este divisor tenemos:
Bastante aproximado al valor que se ve en la figura 26 de 44775V Divisor Resistivo Rat=280M y Rb=40K
Al realizar este montaje la tensin de salida del rectificador se comporta de la siguiente forma:
Fig 28. Forma de onda del rectificador
Por la conexin del divisor resistivo, se nos modifica el rizado pero vale la pena destacar que no es en gran medida. En la etapa de baja tensin del divisor se obtiene la siguiente forma de onda
Bastante aproximado al valor que se ve en la figura 28 de 44777V Rat=280M y Rb=100K Al realizar este montaje la tensin de salida del rectificador se comporta de la siguiente forma:
Fig 30. Forma de onda en le rectificador
Por la conexin del divisor resistivo, se nos modifica el rizado pero vale la pena destacar que no es en gran medida. En la etapa de baja tensin del divisor se obtiene la siguiente forma de onda
Bastante aproximado al valor que se ve en la figura 30 de 44778V r. Por qu se puede afirmar que el divisor ohmico es independiente de la temperatura? Cul es el problema de medir altas tensiones (AC y DC) con un divisor capacitivo puro? Explique brevemente. El problema del divisor resistivo es la estabailidad de la resistencia de alta tension, ademas todos los resistores son dependientes de la temperatura, al existir temperaturas grandes, la estabilidad de la resistencia de alta tension comienza a variar. La variacion de temperatura es directamente proporcional con la medicion de la tension, afectando la confiabilidad de los resultados. Por ello se usa como dielectrico aceite para transformador, el cual, ayuda como refrigerante. En cuanto al divisor capacitivo puro de alta tension, se presentan resistencias de fuga de los capacitores, las cuales varian considerablemente generando diferencias de tension dobre estas. Para valores DC el capacitor se comporta como circuito abierto. s. Muestre con ayuda de un diagrama las ventajas y desventajas de un montaje de resistencia en serie para medir altas tensiones.
Fig 32. Equivalente de una resitencia de alta tension [7] La resistencia de alta tension esta compuesta por la sumatoria de todos los resitores R, como se observa en el anterior esquema, ya que se trabaja con bajas frecuencias (60 Hz), es primordial saber como construir la resistencia de la rama de alta tensiones, para minimizar los elemntos parasitos que lleguen a existir (Cp como se muestra en la figura anteior), este proceso se puede llevar a cabo usando una pantalla metalica o resistencias de carbon. Como las resistencia es un elemento lineal, se puede conseguir cualquier valor requerido para el divisor, a partir de la union en serie de varias resistenicas de menor tamao, con caracteristicas similares. Es mas economico realizar un arreglo de resistencias, que conseguir una resistencia que soporte elevados niveles de tension. t. Qu importancia tiene en la medicion de altas tensiones el valor de la impedancia caracteristica de una sonda de acople? Qu relacion debe tener con la salida dela rama de BT de un divisor? La impedancia caracteristica de la sonda en la rama de baja tension no debe afectar la medicion de las variables en la rama de baja tension, debido a que los parametro que registra el equipo de medida no sera verdaderamente lo que esta sucediendo, presentandose una caida de tension en esta. Con respecto a la rama de alta de un divisor, la impedancia caracteristica de la sonda de acople debe ser muy alta para que esta sea invisible a los valores propios del divisor.
INFORME 1. Realice una inspeccin de seguridad del LAT. Haga efectiva la lista de chequeo. 2. Realice el montaje definido en el pre informe para la generacin de HV AC y mida, con al menos tres divisores diferentes las tensiones generadas desde un valor base (definido con el profesor) y hasta 70 kV en pasos de 5 kV. Registre y tabule las mediciones obtenidas y muestre grficamente el comportamiento de la relacin de transformacin para cada divisor. Divisor Resistivo Puro Se realizo el montaje de un circuito de generacin HV AC por medio del transformador del LAT, utilizando un divisor resistivo puro se tomaron los datos arrojados por el transformador en el lado de alta tensin como se muestra en la siguiente figura:
Fig 33. Circuito HV AC, Divisor Resistivo Puro DIVISOR RESISTIVO PURO RAT 280 M RBT 40 K Relacin (m) 7001
Vrms de entrada (V) 10,82 23,25 32,52 44,45 54,72 66,8 76,8 87,2 98,8 110 120,7
Valores Medidos Valores Simulados Vrms HV Vrms LV Vrms HV Vrms LV m m (kV) (V) (kV) (V) 0,684 4,91 7181,70 4,84 0,691 7008,78 1,471 10,56 7175,73 10,41 1,486 7003,47 2,068 14,76 7139,30 14,56 2,079 7001,80 2,82 20,18 7156,13 19,90 2,842 7001,05 3,48 24,84 7138,76 24,49 3,498 7002,32 4,24 30,33 7152,64 29,90 4,271 7001,04 4,89 34,87 7130,31 34,38 4,910 7001,57 5,56 39,59 7120,29 39,03 5,575 7001,44 6,31 44,86 7108,59 44,23 6,317 7001,02 7,04 49,94 7093,75 49,24 7,033 7001,12 7,75 54,80 7070,68 54,03 7,717 7001,23 Tabla 3. Valores de tensin del Divisor Resistivo Puro
Grficas
60.00 50.00 ALTA TENSION (kV) 40.00 30.00 20.00 10.00 0.00 0.684 1.471 2.068 2.82 3.48 4.24 4.89 5.56 6.31 7.04 7.75 BAJA TENSION (V)
Fig 34. AT vs BT valores medidos.

Fig 35. AT vs BT valores simulados. A partir de los valores obtenidos en el LAT se calculara el error de la relacin de transformacin del divisor resistivo puro mediante la siguiente ecuacin:
% error de m 2,516 2,435 1,937 2,168 1,930 2,120 1,813 1,675 1,514 1,307 0,986 Tabla 4. Error porcentual de la relacin de transformacin. Divisor Capacitivo Puro Se realizo el montaje de un circuito de generacin HV AC por medio del transformador del LAT, utilizando un divisor capacitivo puro se tomaron los datos arrojados por el transformador en el lado de alta tensin como se muestra en la siguiente figura:
Fig 36. Circuito HV AC, Divisor Capacitivo Puro
DIVISOR CAPACITIVO PURO CAT 100 pF CBT 330 nF Relacion (m) 3301
Vrms de entrada (V) 11,67 22,51 32,67 44,42 55,99 65,83 77,1 88,2 98,5 110,5 121
Corriente (A) 0,6 0,8 1,1 1,3 1,6 1,8 2,1 2,3 2,5
Valores Medidos Valores Simulados Vrms HV Vrms LV Vrms HV Vrms LV m m (kV) (V) (kV) (V) 5,298 1,55 3418,181 5,292 1,603 3301,310 10,220 2,99 3417,906 10,209 3,092 3301,746 14,832 4,34 3417,553 14,816 4,488 3301,248 20,167 5,92 3406,534 20,145 6,102 3301,377 25,419 7,44 3416,594 25,393 7,692 3301,222 29,887 8,76 3411,737 29,856 9,044 3301,194 35,003 10,24 3418,301 34,967 10,592 3301,265 40,043 11,73 3413,708 40,001 12,118 3300,957 44,719 13,11 3411,060 44,673 13,533 3301,042 50,167 14,7 3412,721 50,115 15,181 3301,166 54,934 16,11 3409,932 54,877 16,624 3301,071 Tabla 5. Valores de tensin del Divisor Capacitivo Puro
Grficas
60 50 ALTA TENSION (kV) 40 30 20 10 0
BAJA TENSION (V)
Fig 38. AT vs BT valores simulados. A partir de los valores obtenidos en el LAT se calculara el error de la relacin de transformacin del divisor capacitivo puro mediante la siguiente ecuacin:
% error de m 3,42815835 3,42040835 3,41042247 3,09798142 3,38331341 3,24577857 3,43155236 3,30164224 3,22657036 3,27366596 3,19454254 Tabla 6. Error porcentual de la relacin de transformacin. Divisor Resistivo Compensado Se realizo el montaje de un circuito de generacin HV AC por medio del transformador del LAT, utilizando un divisor resistivo compensado se tomaron los datos arrojados por el transformador en el lado de alta tensin como se muestra en la siguiente figura:
Fig 39. Circuito HV AC, Divisor Resistivo Compensado. DIVISOR RESISTIVO COMPENSADO 98,79 CAT pF CBT 0,27 F RAT 280 M 102,3 RBT k Relacin (m) 2738,04
Vrms de entrada (V) 10,66 22,68 32,93 45,15 55,15 65,67 77 88,3 98,7 110 120,6
Valores Medidos Valores Simulados Corriente Vrms HV Vrms LV Vrms HV Vrms LV m m (A) (kV) (V) (kV) (V) 0,1 4,840 1,71 2830,199 4,832 1,771 2728,402 0,3 10,297 3,79 2716,813 10,282 3,768 2728,769 0,6 14,950 5,55 2693,733 14,929 5,471 2728,752 0,9 20,498 7,59 2700,672 20,469 7,502 2728,472 1,1 25,038 9,29 2695,167 25,003 9,164 2728,394 1,3 29,814 11,04 2700,560 29,773 10,912 2728,464 1,6 34,958 12,92 2705,728 34,909 12,794 2728,545 1,9 40,088 14,83 2703,183 40,032 14,672 2728,462 2,1 44,810 16,62 2696,137 44,748 16,4 2728,537 2,4 49,940 18,52 2696,544 49,871 18,278 2728,471 2,6 54,752 20,3 2697,163 54,676 20,039 2728,479 Tabla 7. Valores de tensin del Divisor Resistivo Compensado.
Grficas

60 50 ALTA TENSION (kV) 40 30 20 10 0
BAJA TENSION (V)
Fig 41. AT vs BT valores simulados. A partir de los valores obtenidos en el LAT se calculara el error de la relacin de transformacin del divisor resistivo compensado mediante la siguiente ecuacin:
% error de m 3,256267 0,77527484 1,61818917 1,36477419 1,56583373 1,36887034 1,18013052 1,27307352 1,53039458 1,51552656 1,49294526 Tabla 8. Error porcentual de la relacin de transformacin. 3. Monte un circuito de generacin DC HV con puente rectificador usando un condensador de filtrado de 25 nF. Verifique previamente cual ser la corriente y la tensin inversa del diodo.
Fig 42. Circuito rectificador DC HV con condensador de filtrado.
Para el anterior circuito la adquisicin de datos se realizo por medio de dos divisores, el divisor capacitivo puro y el resistivo compensado cuyos valores son los del numeral 2. La tensin mxima que soporta el diodo en el LAT es de 140 kV por consiguiente la tensin inversa del diodo es de 70 kV. Por lo tanto, la corriente del diodo es de 14,729 mA como se observa en la figura 43.
Fig 43. Forma de onda de la corriente del diodo.
4. Seleccione un sistema de medida y energice el circuito del numeral anterior para obtener al menos seis (6) valores de tensin DC superiores a 15 kV DC. Registre con ayuda del osciloscopio la forma de onda resultante para cada caso y estudie todos los parmetros de la seal (valor medio, valor eficaz, rizado, etc). Muestre adems grficamente, los resultados obtenidos en una tabla. Para el sistema de la fig 42, la adquisicin de datos se realizo por medio del divisor resistivo puro y resistivo compensado, con el fin de analizar la forma de onda resultante y obtener los parmetros de la seal (valor medio, valor eficaz, rizado, etc). DIVISOR RESISTIVO PURO CAPACITIVO PURO
Fig 44. Circuito rectificador DC HV (Divisor Resistivo Puro).
En el LAT se realizo el respectivo montaje de la fig 44, para el cual se tomaron los datos de tensin en cada divisor en la rama de baja tensin y por medio del osciloscopio se obtuvieron las formas de onda de la seal de salida y los valores mximos y mnimos como se muestra a continuacin:
DIVISOR CAPACITIVO PURO Y RESISTIVO PURO BT VBT Corriente DCP AT DCP Vmax Vmin BT Vprom Vrms (Vrms) (A) (Vrms) (Vrms) BT (V) (V) BT (V) BT (V) 6,40E10,86 1,39 4588,39 0,888 03 0,816 0,816 22,28 2,86 9440,86 1,84 1,62 1,7 1,72 33,28 4,24 13996,24 2,64 2,4 2,56 2,56 43,92 5,6 18485,6 3,44 3,01 3,4 3,4 54,87 1,1 7,01 23140,01 4,32 4,08 4,22 4,22 67 1,3 8,55 28223,55 5,2 5,04 5,15 5,15 76,8 1,5 9,8 32349,8 6,08 5,76 5,93 5,92 87,8 11,2 36971,2 6,64 6,56 6,76 6,76
Tabla 9. Valores medidos en el LAT.
AT DRP (Vrms) 5712,816 12041,72 17922,56 23803,4 29544,22 36055,15 41445,92 47326,76
Graficas
Fig 45. Tensin de salida BT del DRP con tensin de entrada de 33,28 Vrms.
Fig 48. Tensin de salida BT del DRP con tensin de entrada de 67 Vrms.
A partir de los datos obtenidos en el LAT se procede a realizar el clculo de los parmetros de la seal por medio de las siguientes ecuaciones:
FACTOR DE FORMA
VALOR MEDIO
TENSION DE RIZADO
FACTOR DE RIZADO VBT (Vrms) 10,86 22,28 33,28 43,92 54,87 67 76,8 87,8 Tensin de Factor de Valor Factor de Rizado BT DRP Forma medio DRP rizado DRP (V) DRP (V) 0,8816 1 0,816 0 0,22 1,012 1,7 0,153843492 0,24 1 2,56 0 0,43 1 3,4 0 0,24 1 4,22 0 0,16 1 5,15 0 0,32 0,998 5,93 0,058050302 0,08 1 6,76 0
Tabla 10. Parmetros de la seal de salida del Divisor Resistivo Puro.
DIVISOR RESISTIVO COMPENSADO CAPACITIVO PURO
Fig 51. Circuito rectificador DC HV (Divisor Resistivo Compensado).
En el LAT se realizo el respectivo montaje de la fig 51, para el cual se tomaron los datos de tensin en cada divisor en la rama de baja tensin y por medio del osciloscopio se obtuvieron las formas de onda de la seal de salida y los valores mximos y mnimos como se muestra a continuacin: DIVISOR CAPACITIVO PURO Y RESISTIVO COMPENSADO BT Corriente DCP AT DCP Vmax Vmin Vprom Vrms AT DRC (A) (Vrms) (Vrms) BT (V) BT (V) BT (V) BT (V) (Vrms) 0,1 1,51 4984,51 2,24 2 2,16 2,16 5914,1664 2,86 9440,86 4,16 3,92 4,07 4,07 11143,8228 0,6 4,24 13996,24 6,16 5,92 6,05 6,05 16565,142 0,8 5,59 18452,59 8,2 7,8 8,1 8,09 22150,7436 1,1 7,11 23470,11 10,4 9,8 10,3 10,3 28201,812 1,3 8,38 27662,38 12,4 11,8 12,1 12,1 33130,284 1,5 9,9 32679,9 14,6 14 14,4 14,4 39427,776 11,33 37400,33 16,8 16,2 16,5 16,5 45177,66
VBT (Vrms) 12,2 22,48 33,3 43,77 55,63 65,6 77,7 88,6
Graficas
Fig 52. Tensin de salida BT del DRC con tensin de entrada de 33,3 Vrms.
A partir de los datos obtenidos en el LAT se procede a realizar el clculo de los parmetros de la seal por medio de las siguientes ecuaciones: FACTOR DE FORMA
VALOR MEDIO
TENSION DE RIZADO
FACTOR DE RIZADO VBT (Vrms) Tension de Rizado BT DRC (V) 12,2 0,24 Factor de Valor medio Factor de Forma DRC (V) rizado DRC DRC 1 2,16 0
22,48 33,3 43,77 55,63 65,6 77,7 88,6
0,24 1 0,24 1 0,4 0,99876543 0,6 1 0,6 1 0,6 1 0,6 1
4,07 0 6,05 0 8,1 0,049675061 10,3 0 12,1 0 14,4 0 16,5 0
Tabla 12. Parmetros de la seal de salida del Divisor Resistivo Compensado.
5. Monte un circuito de generacin HV-DC pero ahora cambie el condensador de filtrado o en su defecto sin condensador. Verifique previamente cual ser la corriente y la tensin inversa del diodo y repita las experiencias del numeral 4.
Fig 58. Circuito rectificador DC HV con condensador de filtrado (2nF).
Para el sistema de la fig 58, la adquisicin de datos se realizo por medio del divisor resistivo puro y resistivo compensado, con el fin de analizar la forma de onda resultante y obtener los parmetros de la seal (valor medio, valor eficaz, rizado, etc). DIVISOR RESISTIVO PURO CAPACITIVO PURO
VBT (Vrms) 10,91 21,79 32,82 43,28 55,15 66,2 77,5 87,8
DIVISOR CAPACITIVO PURO Y RESISTIVO PURO BT Corriente DCP AT DCP Vmax Vmin Vprom Vrms (A) (Vrms) (Vrms) BT (V) BT (V) BT (V) BT (V) 1,37 4522,37 0,84 0,76 0,81 0,81 2,77 9143,77 1,68 1,6 1,65 1,65 4,2 13864,2 2,52 2,42 2,48 2,48 5,52 18221,52 3,36 3,2 3,28 3,28 1,1 7,05 23272,05 4,28 4,08 4,2 4,2 8,44 27860,44 5,12 4,92 5,04 5,04 1,6 9,89 32646,89 6,08 5,76 5,96 5,96 1,8 11,22 37037,22 6,88 6,56 6,76 6,76
AT DRP (Vrms) 5670,81 11551,65 17362,48 22963,28 29404,2 35285,04 41725,96 47326,76
Graficas
FACTOR DE FORMA
VALOR MEDIO
TENSION DE RIZADO
FACTOR DE RIZADO
VBT (Vrms) 10,91 21,79 32,82 43,28 55,15 66,2 77,5 87,8
Tensin de Rizado BT DRP (V) 0,08 0,08 0,1 0,16 0,2 0,2 0,32 0,32
Factor de Valor medio Factor de Forma DRP DRP (V) rizado DRP 0,96428571 0,98214286 0,98412698 0,97619048 0,98130841 0,984375 0,98026316 0,98255814 0,84 1,68 2,52 3,36 4,28 5,12 6,08 6,88 0,26486423 0,18813667 0,17746571 0,21691509 0,19244168 0,17608481 0,19769709 0,18595565
En el LAT se realizo el respectivo montaje de la fig 67, para el cual se tomaron los datos de tensin en cada divisor en la rama de baja tensin y por medio del osciloscopio se obtuvieron las formas de onda de la seal de salida y los valores mximos y mnimos como se muestra a continuacin: DIVISOR CAPACITIVO PURO Y RESISTIVO COMPENSADO BT Vmax Corriente DCP AT DCP BT Vmin Vprom Vrms AT DRC (A) (Vrms) (Vrms) (V) BT (V) BT (V) BT (V) (Vrms) 1,5 4951,5 2,4 1,8 2,17 2,16 5914,1664 2,91 9605,91 4,2 3,8 4,1 4,1 11225,964 4,21 13897,21 6,16 5,76 5,96 5,96 16318,7184 5,62 18551,62 8,16 7,76 8,02 8,02 21959,0808 7,04 23239,04 10,2 9,84 10,1 10,1 27654,204 8,4 27728,4 12,4 11,6 12,2 12,2 33404,088 9,81 32382,81 14,4 13,2 14,1 14,1 38606,364 1,8 11,25 37136,25 16,6 15,8 16,3 16,3 44630,052
VBT (Vrms) 11,75 22,73 33,95 44 55,23 65,8 77,9 88,2
Graficas
Fig 69. Tensin de salida BT del DRC con tensin de entrada de 44 Vrms.
VALOR MEDIO
TENSION DE RIZADO
FACTOR DE RIZADO VBT (Vrms) 11,75 22,73 33,95 44 55,23 65,8 77,9 88,2 Tensin de Rizado BT DRC (V) 0,6 0,4 0,4 0,4 0,36 0,8 1,2 0,8 Factor de Valor Forma medio DRC DRC (V) 0,9 2,4 0,97619048 4,2 0,96753247 6,16 0,98284314 8,16 0,99019608 10,2 0,98387097 12,4 0,97916667 14,4 0,98192771 16,6 Factor de rizado DRC 0,43588989 0,21691509 0,25274676 0,1844434 0,13968438 0,17887962 0,20305822 0,18925636
6. Monte un circuito de generacin HV-DC pero ahora SIN el condensador de filtrado. Verifique previamente cual ser la corriente y la tensin inversa del diodo y repita las experiencias del numeral 4.
Fig 74. Circuito rectificador DC HV sin condensador de filtrado.
Para el sistema de la fig 74, la adquisicin de datos se realizo por medio del divisor resistivo puro y resistivo compensado, con el fin de analizar la forma de onda resultante y obtener los parmetros de la seal (valor medio, valor eficaz, rizado, etc). DIVISOR RESISTIVO PURO CAPACITIVO PURO
En el LAT se realizo el respectivo montaje de la fig 76, para el cual se tomaron los datos de tensin en cada divisor en la rama de baja tensin y por medio del osciloscopio se obtuvieron las formas de onda de la seal de salida y los valores mximos y mnimos como se muestra a continuacin: DIVISOR CAPACITIVO PURO Y RESISTIVO PURO BT DCP AT DCP Vmax BT Vmin BT Vprom BT (Vrms) (Vrms) (V) (V) (V) 1,53 5050,53 1 0,02 0,344 2,96 9770,96 2,04 -0,04 0,707 4,3 14194,3 2,92 -0,04 1,03 5,77 19046,77 3,6 0 1,33 7,22 23833,22 4,88 0 1,74 8,74 28850,74 5,92 -0,08 2,11 10,14 33472,14 6,88 -0,08 2,44 11,51 37994,51 7,8 -0,2 2,71
VBT (Vrms) 11,82 22,85 33 44,2 55,42 67,2 77,7 88,4
Corriente (A) 0,1 0,3 0,6 0,8 1,1 1,3 1,6 1,8
Vrms BT (V) 0,481 0,977 1,42 1,86 2,38 2,88 3,36 3,76
AT DRP (Vrms) 3367,481 6839,977 9941,42 13021,86 16662,38 20162,88 23523,36 26323,76
Graficas
Fig 79. Tensin de salida BT del DRC con tensin de entrada de 33 Vrms.
VALOR MEDIO
TENSION DE RIZADO
FACTOR DE RIZADO VBT (Vrms) 11,82 Tension de Rizado Factor de BT DRP (V) Forma DRP 0,98 0,481 Valor medio Factor de DRP (V) rizado DRP 1 0,87672059
22,85 33 44,2 55,42 67,2 77,7 88,4
2,08 2,96 3,6 4,88 6 6,96 8
0,47892157 0,48630137 0,51666667 0,48770492 0,48648649 0,48837209 0,48205128
2,04 2,92 3,6 4,88 5,92 6,88 7,8
0,87785769 0,87379115 0,85618664 0,87300854 0,8736881 0,87263549 0,876143
En el LAT se realizo el respectivo montaje de la fig 85, para el cual se tomaron los datos de tensin en cada divisor en la rama de baja tensin y por medio del osciloscopio se obtuvieron las formas de onda de la seal de salida y los valores mximos y mnimos como se muestra a continuacin: DIVISOR CAPACITIVO PURO Y RESISTIVO COMPENSADO BT DCP AT DCP Vmax BT Vmin BT Vprom BT (Vrms) (Vrms) (V) (V) (V) 1,4 4621,4 1,96 0,88 1,4 2,92 9638,92 5,28 2,16 3,2 4,33 14293,33 6,56 3,6 4,96 5,75 18980,75 9 4,2 6,72 7,15 23602,15 12 6 8,51 8,52 28124,52 14 7,4 10,2 9,95 32844,95 16,2 7,8 12 11,36 37499,36 20 10,4 14,2
VBT (Vrms) 10,89 22,69 33,57 44,69 55,43 66,3 77,5 88,4
Corriente (A) 0,1 0,4 0,6 0,8 1,1 1,3 1,6 1,8
Vrms BT (V) 1,42 3,25 5,03 6,81 8,62 10,4 12,2 14,4
AT DRC (Vrms) 3888,0168 8898,63 13772,3412 18646,0524 23601,9048 28475,616 33404,088 39427,776
Graficas
VALOR MEDIO
TENSION DE RIZADO
FACTOR DE RIZADO VBT (Vrms) 10,89 Tensin de Rizado Factor de BT DRC (V) Forma DRC 1,08 0,7244898 Valor medio DRC (V) 1,96 Factor de rizado DRC 0,68928553
22,69 33,57 44,69 55,43 66,3 77,5 88,4
3,12 2,96 4,8 6 6,6 8,4 9,6
0,6155303 0,76676829 0,75666667 0,71833333 0,74285714 0,75308642 0,72
5,28 6,56 9 12 14 16,2 20
0,78811322 0,64192397 0,65380085 0,69569909 0,66944997 0,65792161 0,69397406
7. Identifique cual de los circuitos probados en los numerales 3 a 6 entrega la mejor seal DC. Para dicho circuito genere DC-HV desde 10 kV hasta un valor mximo escogido por el grupo (a partir de las condiciones mximas soportables de los elementos del circuito) en pasos de 5 o 10 kV. Registre y tabule al menos cinco (5) mediciones y muestre grficamente el comportamiento de la relacin de transformacin de al menos dos sistemas de medicin diferente. De los circuitos diseados en los numerales 3 a 6, el montaje que entrega la mejor seal DC, es el que se elaboro en el tercer punto del taller, debido a que presenta bajos niveles de rizado, esto es gracias al condensador de filtrado que para este caso es de 25 nF. DIVISOR RESISTIVO PURO CAPACITIVO PURO
DIVISOR CAPACITIVO PURO Y RESISTIVO PURO BT VBT Corriente DCP AT DCP Vmax Vmin BT Vprom Vrms (Vrms) (A) (Vrms) (Vrms) BT (V) (V) BT (V) BT (V) 43,92 5,6 18485,6 3,44 3,01 3,4 3,4 54,87 1,1 7,01 23140,01 4,32 4,08 4,22 4,22 67 1,3 8,55 28223,55 5,2 5,04 5,15 5,15 76,8 1,5 9,8 32349,8 6,08 5,76 5,93 5,92 87,8 11,2 36971,2 6,64 6,56 6,76 6,76
AT DRP (Vrms) 23803,4 29544,22 36055,15 41445,92 47326,76
Graficas
FACTOR DE FORMA
VALOR MEDIO
TENSION DE RIZADO
FACTOR DE RIZADO
VBT (Vrms) 43,92 54,87 67 76,8 87,8
Tensin de Factor de Valor Factor de Rizado BT DRP Forma medio DRP rizado DRP (V) DRP (V) 0,43 1 3,4 0 0,24 1 4,22 0 0,16 1 5,15 0 0,32 0,998 5,93 0,058050302 0,08 1 6,76 0
En el LAT se realizo el respectivo montaje de la fig 100, para el cual se tomaron los datos de tensin en cada divisor en la rama de baja tensin y por medio del osciloscopio se obtuvieron las formas de onda de la seal de salida y los valores mximos y mnimos como se muestra a continuacin: DIVISOR CAPACITIVO PURO Y RESISTIVO COMPENSADO BT VBT Corriente DCP AT DCP Vmax Vmin Vprom Vrms AT DRC (Vrms) (A) (Vrms) (Vrms) BT (V) BT (V) BT (V) BT (V) (Vrms) 43,77 0,8 5,59 18452,59 8,2 7,8 8,1 8,09 22150,7436 55,63 1,1 7,11 23470,11 10,4 9,8 10,3 10,3 28201,812 65,6 1,3 8,38 27662,38 12,4 11,8 12,1 12,1 33130,284 77,7 1,5 9,9 32679,9 14,6 14 14,4 14,4 39427,776 88,6 11,33 37400,33 16,8 16,2 16,5 16,5 45177,66
Graficas
VALOR MEDIO
TENSION DE RIZADO
FACTOR DE RIZADO VBT (Vrms) Tension de Factor de Valor medio Factor de Rizado BT DRC Forma DRC (V) rizado DRC (V) DRC 43,77 0,4 0,99876543 8,1 0,049675061
55,63 65,6 77,7 88,6
0,6 0,6 0,6 0,6
1 1 1 1
10,3 12,1 14,4 16,5
0 0 0 0
8. Tome los resultados obtenidos en las mediciones del numeral 7 y comprelos con un anlisis terico y una simulacin del circuito rectificador teniendo como referencia el valor pico de la seal antes de ser filtrada y el valor mximo de la seal DC medida. Concluya al respecto. Por medio de una herramienta computacional como lo es ATP, se realizaron las simulaciones de los circuitos respectivos del numeral 7, para realizar el respectivo anlisis con los datos obtenidos en el LAT. DIVISOR RESISTIVO PURO CAPACITIVO PURO DIVISOR CAPACITIVO PURO Y RESISTIVO PURO VBT BT DCP Vmax BT Vmin BT (Vrms) (V) AT DCP (Vrms) (V) (V) AT DRP (Vrms) 43,92 8,546 28210,346 3,573 3,567 25014,573 54,87 10,568 34884,968 4,47 4,466 31294,47 67 12,834 42365,034 5,45 5,44 38155,45 76,8 14,727 48613,827 6,188 6,176 43322,188 87,8 16,735 55242,235 7,167 7,154 50176,167
Tabla 24. Valores obtenidos en la simulacin.
3,5 [V] 3,0 2,5 2,0 1,5 1,0 0,5 0,0 -0,5 0,0
0,2
0,4
0,6
0,8
[s]
1,0
(f ile punto3.pl4; x-v ar t) v :RBT
4,5 [V] 3,5
2,5
1,5
0,5
-0,5 0,0
0,2
0,4
0,6
0,8
[s]
1,0
5 [V] 4
-1 0,0
0,2
0,4
0,6
0,8
[s]
1,0
6 [V] 5
-1 0,0
0,2
0,4
0,6
0,8
[s]
1,0
7 [V] 6 5 4 3 2 1 0 -1 0,0
0,2
0,4
0,6
0,8
[s]
1,0
A partir de los valores obtenidos en el LAT y las respectivas simulaciones se calculara el error de la tensin en el divisor resistivo puro en el lado de alta tensin, por medio de la siguiente ecuacin:
% error 4,84186958 5,59284116 5,50458716 4,33096315 5,67880564

Tabla 25. Error de la tensin de salida en el DRP.
DIVISOR RESISTIVO COMPENSADO CAPACITIVO PURO DIVISOR CAPACITIVO PURO Y RESISTIVO COMPENSADO VBT (Vrms) BT DCP (V) AT DCP (V) Vmax BT (V) Vmin BT (V) AT DRC (V) 43,77 9,533 31468,433 8,863 8,846 24267,2485 55,63 12,116 39994,916 11,482 11,459 31438,1753 65,6 14,287 47161,387 13,536 13,51 37062,1094 77,7 16,922 55859,522 15,792 15,761 43239,1277 88,6 19,297 63699,397 18,039 18,007 49391,5036
Tabla 26. Valores obtenidos en la simulacin.
7 [V] 6 5 4 3 2 1 0 -1 0,0
0,1
0,2
0,3
0,4
[s]
0,5
(f ile punto4b.pl4; x-v ar t) v :CBT
11 [V] 9
-1 0,0
0,2
0,4
0,6
0,8
[s]
1,0
13 [V] 11
-1 0,0
0,2
0,4
0,6
0,8
[s]
1,0
16 [V] 13
10
-2 0,0
0,2
0,4
0,6
0,8
[s]
1,0
18 [V] 14
10
-2 0,0
0,2
0,4
0,6
0,8
[s]
1,0
A partir de los valores obtenidos en el LAT y las respectivas simulaciones se calculara el error de la tensin en el divisor resistivo compensado en el lado de alta tensin, por medio de la siguiente ecuacin:
% error 8,72165181 10,2943738 10,608747 8,81458967
8,53151505
Tabla 27. Error de la tensin de salida en el DRC.
Con los datos obtenidos en el LAT, podemos observar que el divisor resistivo puro presenta un error pequeo con respecto al divisor resistivo compensado, por consiguiente el divisor resistivo puro presenta buenas capacidades para poder realizar mediciones en DC. 9. Si es posible, monte el circuito doblador para la generacin de DC-HV y tome al menos cinco (5) mediciones desde 10kV hasta un valor mximo escogido por el grupo (a partir de las condiciones mximas soportables de los elementos del circuito) en pasos de 5 KV o 10 kV usando el divisor resistivo puro. Muestre grficamente el comportamiento de la relacin de transformacin.
Fig 116 Esquema del circuito doblador
R1= 3.6M C1=2nF C2=25nF Divisor Rama At Rama Bt m Resistivo Puro 280M 40K 7001 Capacitivo Puro 100pF 330nF 3301
Tabla 28 .Divisores usados en la prctica
Fuente de 0 a 55V en pasos de 11V Vsecmax=25KVrms, 35,4KVpico Estas son las mediciones realizadas en el laboratorio por medio de los diferentes equipos, que nos permitirn el desarrollo de la prctica y los clculos relacionados. Vfuente [Vac] 11,73 22,72 32,97 44,85 55 I total [Aac] 0,1 0,4 0,6 0,9 1,2 VCBT [Vac] 1,4 2,72 3,95 5,39 6,63 VRBT [Vdc] Vmin Vprom 1,52 2,96 4,4 6,08 7,28 1,61 3,16 4,53 6,18 7,49
Vmax 1,64 3,2 4,64 6,32 7,88
Vrms 1,61 3,16 4,53 6,18 7,48
Tabla 29 .Mediciones de la practica
Con los datos de la tabla anterior podemos calcular los valores RMS y pico en la rama de alta tensin en el transformador y comprarlos con la salida dc del doblador usando la relacin del divisor resistivo Vac lado alta usando relacin DivCap 4621,4 8978,72 13038,95 17792,39 21885,63 Vac pico lado alta usando relacin DivCap 6535,646557 12697,8276 18439,85993 25162,23925 30950,95477 Voltaje dc salida del doblador con el DivRes 11271,61 22123,16 31714,53 43266,18 52367,48 Relacin Promedio Relacin de transformacin 1,724635796 1,742279129 1,719889962 1,71948846 1,69195039 1,719648747 Error % 13,76821022 12,88604357 14,00550188 14,02557702 15,40248048 14,01756263
Tabla 30.Clculos para determinar la relacin de transformacin
Como se puede observar la relacin de transformacin, en el circuito doblador no es de 2 como se esperaba, en promedio esta relacin es de 1.71, con un porcentaje de error considerable. Como un punto a destacar pese a que la relacin no es 2, se ve como claramente la relacin de 1.7 se mantiene para la mayora de mediciones efectuadas.
Fig 117.Representacin grafica de la relacin de transformacin
Al ver la figura vemos como la relacin de transformacin es lineal con 1.7, como se menciono anteriormente. 10. En el esquema de la Figura 1, se muestra el mtodo de medida segn Chubb-Fortescue, en donde C es una capacidad conocida y A un miliamperio de bobina mvil. Demostrar analticamente que el valor mximo del voltaje presente es proporcional a la corriente medida por el ampermetro. Discuta con el grupo de trabajo cuales serian los alcances y las limitaciones de realizar este montaje en el laboratorio.
Fig 118. Mtodo de medida Chubb-Fortescue
Este mtodo permite obtener valores pico de gran exactitud en la forma de onda AC para corriente y tensin, la limitante de este montaje es el nmero de elementos usados para realizar esta prueba en el LAT de la universidad. Este mtodo permite conocer la magnitud de carga por ciclo sobre el valor principal de la corriente, como se muestra en las siguientes ecuaciones:
Fig 119. Tensin y corriente para el circuito Chubb-Fortescue [7].
11. Tome los resultados obtenidos en las mediciones del numeral 9 y comprelos con un anlisis terico y una simulacin del circuito teniendo como referencia el valor pico de la seal antes de ser filtrada y el valor mximo de la seal DC medida. Concluya al respecto. (Slo si el numeral 8 se realiz)
Fig 120. Circuito simulado en ATP
Divisor Rama At Rama Bt m Resistivo Puro 280M 40K 7001 Capacitivo Puro 100pF 330nF 3301
Tabla 31.Divisores usados en la simulacin.
Mediciones obtenidas de las simulaciones en ATP Vfuente [Vac] 11,73 22,72 32,97 44,85 55 VCBT [Vac]pico 1,9 3,68 5,35 7,27 8,92 VCBT [Vac]Rms 1,343502884 2,602152955 3,783021279 5,140666299 6,307392488 VRBT [Vdc] Vmin Vprom 1,72 3,3604 4,87 6,64 8,14 1,73 3,3656 4,888 6,6451 8,1561
Vmax 1,74 3,3719 4,8926 6,65 8,16
Vrms 1,73 3,3656 4,888 6,6451 8,1561
Tabla 32.Mediciones de la simulacin
De igual forma se calcularon los valores necesarios a partir de esta tabla y dando como resultado Vac lado alta usando relacin DivCap 4434,903021 8589,706904 12487,75324 16969,33945 20820,7026 Vac pico lado alta usando relacin DivCap 6271,9 12147,68 17660,35 23998,27 29444,92 Voltaje dc salida del doblador con el DivRes 12111,73 23562,5656 34220,888 46522,3451 57100,8561 Relacin promedio Relacin de Error % transformacin 1,93111019 1,939676185 1,937724224 1,938570784 1,939243038 1,937264884 3,444491 3,016191 3,113789 3,071461 3,037848 3,136756
Tabla 33.Clculos para determinar la relacin de transformacin en la simulacin
Como vemos tras realizar los clculos encontramos que la relacin del circuito doblador, es de 1.93 con un error muy aceptable de 3.13%, esto se debe a que en el circuito se simularon todos los parmetros de los elementos usados en el laboratorio por lo tanto no es una simulacin ideal sino real.
Fig 121.Representacin grafica de la relacin de simulada
Al ver la figura vemos como la relacin de transformacin es lineal con 1.93, como se menciono anteriormente. Como ya tenemos los clculos de la simulacin y de la prctica nos es posible, afirmar que incluso en una simulacin no es posible obtener exactamente una relacin de transformacin de 2, a continuacin se presenta una tabla que relaciona los datos simulados y los datos reales. Relacin de transformacin Real 1,724635796 1,742279129 1,719889962 1,71948846 1,69195039 Relacin de transformacin Simulada 1,93111019 1,939676185 1,937724224 1,938570784 1,939243038 Diferencia (%) 10,6920048 10,17680467 11,24175767 11,30122906 12,75201934
Tabla 34.Cuadro comparativo entre lo real y lo simulado
Si tenemos en cuenta que en mejor de los casos el comportamiento del doblador seria como en la simulacin y lo compramos con los datos reales, vemos que hay un error aceptable de casi 10%, esto incluye los errores que se pueden dar al tomar los datos de los equipos o una inadecuada calibracin de los mismos. A continuacin se pueden observar la comparacin para el rizado real y simulado en cinco mediciones diferentes
Fig 122 .Comparacin entre lo real y simulado para una salida del modulo en 11.73 Vrms
Fig 123.Comparacin entre lo real y simulado para una salida del modulo en 22.72 Vrms
Fig 126 .Comparacin entre lo real y simulado para una salida del modulo en 55 Vrms
12. Explique el funcionamiento de un circuito cascada de Greinacher de cinco etapas para la generacin y multiplicacin de HV-DC. Muestre con ayuda de curvas o diagramas el comportamiento de las tensiones y corrientes de c/u de los elementos. Muestre el paso de los potenciales en cada una de las etapas con referencia al valor pico o cresta de la tensin que entrega el trafo. Discuta con el grupo de trabajo cules seran los alcances y las limitaciones de realizar este montaje en el laboratorio.
Fig 127.Esquema de un circuito cascada de Greinacher de mltiples etapas
En principio este circuito lo compone un doblador Greinacher que como ya lo conocemos la salida de este circuito es 2 veces la seal de entrada, esto se puede apreciar en la figura 128, a partir de ese punto cada etapa toma y multiplica el voltaje 2 veces con respecto a la anterior, esto quiere decir que si es un multiplicador de 5 etapas la salida del circuito seria 2*(5)V.
Fig 128. Comportamiento grafico de un circuito cascada de Greinacher de mltiples etapas
Durante el siguiente medio ciclo, cuando la fuente invierte su polaridad, la cada de potencial en n con respecto a n se invierten y, C n-1 se carga a travs de Dn-1. En el siguiente medio ciclo se hace positivo el potencial de n y n y se caga Cn-1 a travs de Dn-1. Por ltimo, todos los condensadores C1, C2, C3, Cn-1, Cn, C1, C2, C3, Cn-1 y Cn se pagan. El voltaje a travs de la columna de condensadores que consta de C1, C2, C3, Cn-1 y Cn sigue oscilando como los de tensin de alimentacin alterna. Esta columna, por lo tanto, se conoce como la columna oscilante. Sin embargo, la tensin a travs de las capacitancias C1, C2, C3, Cn-1 y Cn se mantiene constante y se conoce como columna de alisamiento. Los voltajes en n, n-1, 4, 3, 2, 1 son 2 Vmax, 4Vma, 6 Vmax, 8 Vmax, 10Vmax y 12Vmax. Por lo tanto, el voltaje a travs de los dems condensadores es 2 Vmax salvo Cn donde slo es Vmax. La tensin de salida total es de 2n Vmax donde n es el nmero de etapas. Limitaciones Dentro de las limitaciones principales se encuentra la cantidad de equipos ya que son 5 etapas cada etapa contiene 2 condensadores y 2 diodos, estos serian bastantes elementos en el circuito y el LAT no tiene gran cantidad de estos elementos. Otro aspecto serian los niveles de tensin y la soportabilidad de los equipos en el LAT como son 10 veces el voltaje pico seria peligroso para los equipos disponibles en el LAT. Al montar 5 etapas se necesitara mucho espacio y como bien se sabe el LAT no es muy grande que digamos, aunque si construimos hacia arriba los elementos violaran la atura de la malla de proteccin y esto seria un riesgo potencial para nosotros.
13. Asumiendo que el LAT tuviese suficientes elementos, disee un circuito cascada de
Greinacher de cinco etapas conectando una carga de 100 y una de 500 k. Analice los resultados de la simulacin con los que se esperaran al aplicar la teora. Tenga en cuenta formas de onda, factor de forma, factor de rizado, cada de tensin, etc.
Fig 129.Esquema de un circuito cascada de Greinacher de cinco etapas
Usamos una resistencia limitadora de 3.6M los valores de C1, C2, C3, C4 y C5 corresponde a 25000pF y C1, C2, C3, C4, C5 son 2nF, sin carga el doblador de comporta de la siguiente forma:
Cuando usamos circuitos de varias etapas cada etapa le resta eficiencia al circuito en su totalidad, como vemos sin carga el circuito tiene una relacin de 9.83 cuando debera ser 10.
Fig 130. Comportamiento grafico de un circuito cascada de Greinacher de cinco etapas
Ahora conectamos una carga resistiva de 100
Fig 131. Comportamiento grafico de un circuito cascada de Greinacher de cinco etapas con carga
Ahora conectamos una carga resistiva de 500K
Fig 132. Comportamiento grafico de un circuito cascada de Greinacher de cinco etapas con carga
Como vemos en ambas graficas la cada de tensin es tan grande que se pierde totalmente la relacin de transformacin y el rizado. Como una conclusin podemos ver que estos circuitos multiplicadores tienen la capacidad de generar altas tenciones DC, pero no tiene la capacidad de alimentar cargas que exijan mucha corriente.
CONCLUSIONES Cuando usamos circuitos compuestos de mltiples etapas para la generacin de altas tensiones AC o DC segn sea el caso, debemos tener en cuenta que estos montajes no tiene la capacidad de entregar grandes cantidades de corriente a una carga que se encuentre conectada entre sus terminales de salida. Al realizar las diferentes mediciones en el laboratorio es necesario tener en cuenta el error presente en cada uno de los dispositivos de medida, esto con el fin de minimizar los errores en los clculos de las diferentes configuraciones realizadas en el laboratorio. Si vemos los circuitos de mltiples etapas, debemos pensar que entre mas etapas este tenga menor ser la eficiencia total del sistema ya que en cada etapa incurrimos en algunas perdidas, pese a que sean pequeas esto afecta al eficiencia total del montaje. Al disear un rectificador de media onda debemos tener como parmetro el condensador de rizado ya que este nos permite garantizar una seal continua, disminuyendo los valores de tensin de rizado de nuestro montaje. Una forma de disminuir los efectos de rizado es por medio del uso de condensadores grandes, como en este caso el condensador de 25nF.
BIBLIOGRAFIA [1] Apuntes asignatura de aislamiento. [2] TERCO (2011), HV9000 High Voltage Modular Training Set, Stockholm, Sweden, TERCO AB. [3] Asplund G., Transmisin de Ultra Alta Tensin, escenarios alternativos para la transmisin masiva de energa elctrica de 800 KV HVDC y 1000 KV HVDC a largas distancias, Ludvika, Suecia. ABB Power Technologies, Power Systems DC. [4] Grainger J. y Stevenson W. (1985), Anlisis de Sistemas de Potencia, Carolina del Norte, McGraw Hill. [5] Gonzlez J, N. et al. (2005), Anlisis Elctrico de Lneas de Transmisin, Medelln, Universidad Pontificia Bolivariana. [6] Wadhwa C.L. (2007), High Voltage Engineering, New Age International (P) Ltd., Publishers, 2nd Edition. [7] Kuffel W., Zaengl W.S. y Kuffel J. (2000), High Voltage Engineering Fundamentals, Newnes, 2nd Edition

Informe Laboratorio de Aislamiento 2

Hochgeladen von

Dokumentinformationen

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

Informe Laboratorio de Aislamiento 2

Hochgeladen von

Copyright:

Verfügbare Formate

INFORME LABORATORIO DE AISLAMIENTO 2 3

ASIGNATURA LABORATORIO DE AISLAMIENTO ELCTRICO

PRESENTADO A: ING. HERBERT ENRIQUE ROJAS CUBIDES

Fig 1. Conexin en cascada del transformador del LAT.

Fig 2. Placa del transformador del LAT.

XMM1 XMM2 T2 T1 V1 220 Vrms 60 Hz 0 DUAL_VOLTAGE_XFORMER** XSC1

Fig 4.Tensin pico osciloscopio

Fig 6.Rectificador de media onda Fuente variable

Suministra la energa al circuito con una seal sinusoidal en AC.

Este tiene la funcin de rectificar medio ciclo de la seal de entrada. Condensador

Rectificador de media onda con condensador de rizado

Fig 7.Tensin sobre el condensador

Fig 8.Tensin sobre el condensador

Fig 9.Tensin sobre la resistencia

Fig 10.Corriente en el circuito

Rectificador de media onda sin condensador de rizado

Fig 11. Rectificador de media onda sin condensador

Fig 12.Tensin sobre la resistencia de salida

Fig 13.Tensin sobre el diodo

Fig 14. Parmetros curva de salida

Fig 15. Parmetros curva de salida

Fig 16. Parmetros curva de salida Condensador 100pf

Fig 17. Parmetros curva de salida

Fig 18. Parmetros curva de salida

Tabla 1. Resumen comparativo

Fig 19. Circuito doblador Greinacher [6].

Fig 20. Comportamiento de la onda circuito Greinacher [6]. FACTOR DE FORMA

CIRCUITO GREINACHER: 1. CIRCUITO 1 C1:25nF y C2:1200pF Tensin en C2:

2. CIRCUITO 2 C1:25nF y C2:100pF

3. CIRCUITO 3 C1:1200pF y C2:100pF Tensin en C2

4. CIRCUITO 4 C1:100pF y C2:1200pF Tension en C2

5. CIRCUITO 5 C1:100pF y C2:25000pF Tension en C2

6. CIRCUITO 6 C1:1200pF y C2:2500pF Tension en C2

V rizado (kV) 2,286 22,184 22,582 1,78 0,081 0,113

51,3266547 1,00816434 0,128044271 41,3631918 1,00007717 0,01242364

43,1195063 1,00000015 0,000542276 57,7995092 1,00000016 0,00056437

Tabla 2. Resumen comparativo del Doblador Greinacher

DIVISOR RESISTIVO PURO

Fig 23. Divisor capacitivo puro [7]. DIVISOR CAPACITIVO AMORTIGUADO

DIVISOR CAPACITIVO PURO

DIVISOR RESISTIVO COMPENSADO

DIVISOR CAPACITIVO AMORTIGUADO

100pF 3301 4644 47001 2040 1981

Divisor capacitivo amortiguado

Divisor Resistivo Rat=3.6M y Rb=40K

Divisor capasitivo puro Cat=100pf y Cbt= 330nf

Divisor Resistivo compensado

Fig 28. Forma de onda del rectificador

Fig 30. Forma de onda en le rectificador

Fig 34. AT vs BT valores medidos.

Fig 36. Circuito HV AC, Divisor Capacitivo Puro

Fig 37. AT vs BT valores medidos.

60 50 ALTA TENSION (kV) 40 30 20 10 0

BAJA TENSION (V)

Fig 40. AT vs BT valores medidos.

BAJA TENSION (V)

Fig 42. Circuito rectificador DC HV con condensador de filtrado.

Fig 43. Forma de onda de la corriente del diodo.

Fig 44. Circuito rectificador DC HV (Divisor Resistivo Puro).

Tabla 10. Parmetros de la seal de salida del Divisor Resistivo Puro.

DIVISOR RESISTIVO COMPENSADO CAPACITIVO PURO

Fig 51. Circuito rectificador DC HV (Divisor Resistivo Compensado).

22,48 33,3 43,77 55,63 65,6 77,7 88,6

0,24 1 0,24 1 0,4 0,99876543 0,6 1 0,6 1 0,6 1 0,6 1